(Laboratórium 2, usporiadanie s elektronickým integrátorom)

Cieľ:

1) oboznámenie sa s funkčnými prvkami systému PLL a princípom jeho fungovania;

2) štúdium presnosti v závislosti od štruktúry a parametrov systému;

3) štúdium možností zmeny dynamických vlastností systému metódou postupnej korekcie.

Popis usporiadania laboratória

Laboratórne zariadenie pozostáva z makety systému PLL, generátora harmonického signálu a osciloskopu. Systém PLL v najjednoduchšej konfigurácii obsahuje fázový diskriminátor (prevádza fázový rozdiel dvoch signálov na riadiace napätie), korekčné obvody a riadený generátor (v časovacom obvode tohto generátora je zaradený napäťovo riadený jalový prvok). Ak sú vstupné a výstupné signály systému PLL fázovo (alebo frekvenčne) rozladené, potom fázový diskriminátor generuje riadiace napätie zodpovedajúceho znamienka, pôsobením ktorého sa menia parametre obvodu nastavenia času riadeného oscilátora. a podľa toho sa frekvencia (a fáza) výstupného signálu mení tak, aby sa znížilo počiatočné rozladenie. Bez zohľadnenia nelinearity statických charakteristík funkčných prvkov a zotrvačnosti fázového diskriminátora môže byť prenosová funkcia systému PLL v otvorenom stave reprezentovaná ako:

kde je prenosová funkcia korekčného obvodu; - zisk.

V ACS 1. rádu astatizmu závisí dynamická chyba sledovania od rýchlosti zmeny dopadu (v našom prípade fázy) a zisku systému:

(1)

kde je chyba sledovania zvyškovej fázy v stupňoch (je užitočné považovať fázu za rozmerovú veličinu); – počiatočné frekvenčné rozladenie generátorov [Hz].

Na zapnutie najjednoduchšieho systému PLL (spínač S1) existujú 3 možnosti:

Žiadna korekcia (=1);

;

So sekvenčnou korekciou zobrazenia: ,

okrem toho časové konštanty korekčných obvodov T1, T2 a T3 závisia od hodnôt rezistorov a kapacít uvedených na rozložení.

Frekvenčné a fázové pomery signálov riadeného a externého generátora sú pozorované z Lissajousových čísel na obrazovke osciloskopu. Na meranie chyby sledovania sa na výstupe riadeného generátora používa fázový posúvač. Predbežne nastavte gombík "Detuning" externého generátora do polohy "0" a v otvorenom stave systému PLL (pozícia 1 prepínača S1) vykonajte manuálne hrubé doladenie frekvencie externého generátora podľa konečného výsledku (Lissajous postava - elipsa). Potom sa sledovací krúžok uzavrie a pomocou fázového posúvača sa Lissajousova figúrka prevedie do formy vhodnej na pozorovanie (čiara alebo „osmička“). V budúcnosti sa frekvencia externého generátora zmení pomocou gombíka "Detuning". Hladká zmena frekvencie vstupného signálu ovplyvňuje chybu sledovania, čo vedie k deformácii Lissajousovho obrazca. Vrátením figúry do predchádzajúcej polohy pomocou fázového posúvača je možné zmerať (na stupnici fázového posúvača) veľkosť zvyškovej chyby.

Treba mať na pamäti, že skutočná závislosť v dôsledku nelinearity statických (diskriminačných) charakteristík fázového diskriminátora je opísaná nelineárnou nepárnou funkciou. V tomto prípade je možné experimentálne získať iba zlomok závislosti , na ktorom by sa mal identifikovať lineárny rez na výpočet koeficientu .

Pre kvalitatívne posúdenie rýchlosti a stupňa oscilačných procesov v systéme PLL je v obvode vstupného signálu zabezpečený obvod fázového posunu, ktorý sa zapína prepínačom „Phase jump“.

V kompletnom balení obsahuje systém PLL navyše elektronický integrátor: je pripojený „ekvivalent motora“.

Pracovná úloha

1. Zapnite generátor, dosku a osciloskop.

2. Otvorte PLL (prepínač v polohe 1).

3. Nastavte osciloskop na pozorovanie Lissajousových obrazcov.

4. Zmenou frekvencie oscilátora zabezpečte, aby sa frekvencie externého oscilátora a riadeného oscilátora systému PLL zhodovali (elipsa na obrazovke osciloskopu). Zatvorte PLL (prepínač v polohe 2). Zmerajte retenčný pás PLL.

5. Nastavte gombík „frekvencie generátora“ do strednej polohy (pozri bod 4). Pomocou fázového posúvača zafixujte polohu elipsy a prezentujte ju ako čiaru alebo osmičku. Zmenou frekvencie generátora („ladiaci“ gombík) a meraním prírastku fázového posunu pomocou fázového posúvača vytvorte závislosť (treba získať nepárnu funkciu). Na zostavenie grafu je potrebných 3-5 bodov, keď je frekvencia rozladená v jednom smere a rovnaký počet bodov v druhom smere.

6. Pre lineárny úsek závislosti určte zisk pomocou vzorca (1). Túto hodnotu je potrebné dohodnúť s učiteľom.

7. Zo získanej hodnoty zostrojte asymptotické logaritmické charakteristiky pre 3 možnosti zapnutia systému astatizmu PLL prvého rádu (pre ľahšie porovnanie zostrojte všetky LH na jednom grafe, parametre korekčných prvkov sú uvedené na rozložení). Pomocou logaritmických charakteristík zhodnoťte kvalitu prechodných procesov.

8. Kvalitatívne vyhodnotiť prechodové procesy v systéme PLL (na tento účel sa používa prepínač fázového skoku).

9. Zapnite „ekvivalent motora“ a zopakujte kroky 4-6 (pri zmene frekvencie generátora berte do úvahy dlhé dobíjanie kapacity elektronického integrátora). Načrtnite obvod elektronického integrátora a vypočítajte jeho prenosovú funkciu (všeobecne).

1. Funkčná schéma systému PLL, schémy korekčných prvkov označujúcich hodnoty rezistorov a kapacít, obvod elektronického integrátora, prenosové funkcie systému s otvorenou slučkou pre všetky študované možnosti.

2. Tabuľka a graf závislosti, výpočet a časové konštanty korekčných prvkov.

3. Asymptotický LH pre 3 možnosti konštrukcie PLL systému prvého rádu astatizmu.

4. Porovnávacie charakteristiky prechodových procesov a ich vysvetlenie.

5. Holdingové pásma študovaných PLL systémov.

6. Štruktúra tvarovacieho filtra pre situáciu Δf=konšt.

3.4. testovacie otázky

1. Ako fungujú funkčné prvky systému PLL a celého systému?

2. Aký parameter vstupného signálu je informatívny pre systém PLL?

3. Aká je štruktúra tvarovacieho filtra v prípade Δf(t)=0, Δf(t)=const, Δf(t)=vt? Aká je štruktúra koordinovaného ACS?

4. Ako sa menia vlastnosti systému PLL so zvyšovaním (poklesom) zisku?

5. Na aký účel sú zahrnuté korekčné prvky v systéme PLL prvého rádu astatizmu?

6. Ako sa menia vlastnosti systému PLL s elektronickým integrátorom?

Hľadanie zariadenia, ktoré zodpovedá názvu tohto článku na internete, bolo bezvýsledné. Fórum sa domnieva, že takéto zariadenie nemožno vytvoriť. V súčasnosti je však vyrobený a testovaný prototyp 16-bitového ADC na mikrokontroléri ATmega 16 (MC), ktorý je súčasťou komerčného produktu.

Popis okruhu

Obrázok 1 zobrazuje schematický diagram ADC nakreslený v programe Proteus 7.7. Programovanie MK bolo urobené v IAR Embedded Workbench pomocou "Tutorial" autor: Pashgan na stránke Prevádzka ADC bola testovaná v hardvéri. Simulácia činnosti ADC v Proteuse nefungovala, dôvod je popísaný nižšie.

Obr.1 Schematický diagram 16-bitového ADC.

Podrobný popis všetkých prvkov (mikroobvodov) obvodu nájdete na internete, zvážte účel každého prvku v obvode ADC.

Mikrokontrolér ATmega 16

Schéma signálov MK je znázornená na obrázku 2. MK musí generovať 2 hodinové signály s pevnou frekvenciou 122 Hz (16 MHz / 65536 = ~ 122 Hz). Časové počítadlo MK T1 pracuje v "normálnom režime", bez preddeličky, s prepínaním stavu výstupov OC1A a OC1B a generuje pravouhlé impulzy na pinoch 18 a 19 typu "meander", ktoré sú posunuté o 90. °. Na tento účel sa do porovnávacieho registra OCR1B zapíše číslo rovnajúce sa polovici maximálnej hodnoty kódu časovača T1. Na výstupe čipu D4B (logický prvok XOR) sa vytvárajú pravouhlé impulzy F1 s dvojnásobnou frekvenciou (244 Hz), ktoré sú privádzané na prvý vstup (vývod 14) detektora fáz (PD) slučky Phase Locked Loop ( PLL) čip D2. Nábežná hrana impulzov F1 sa vždy zhoduje s nulovým kódom časovača T1. V skutočnom obvode v dôsledku oneskorení prvkov obvodu počiatočný posun nulového kódu nepresiahne 5 jednotiek najmenších významných bitov (EMP) časovača T1 a musí sa vziať do úvahy pri generovaní výsledku konverzie ADC. V usporiadaní ADC je oneskorenie v MK 2 EMP (0,125 μs) v 2 prvkoch D4 - 3 EMP (0,15 μs)

Ryža. 2. Schéma signálov MK a mikroobvodov D2 a D4.

Ak nastavíte režim „zachytenia“ stavu počítadla časovača T1 („zachytenie“) v ATmtga 16 MK a použijete pravouhlé impulzy s frekvenciou 244 Hz na vstup „zachytenie“ ICP1, predná hrana ktorý bude zaostávať za nábežnou hranou impulzov F1 vo fáze, potom 16-bitový register ICR1 prečíta 16-bitový kód fázového posunu medzi nábežnými hranami impulzov F1 a F0. Voľba symbolov pre signály F1 a F0 je spojená s logikou činnosti impulzného PD čipu D2 74HC4046. Nábežná hrana impulzu F1 nastavuje výstup FD (Tx pin 15 D2) do stavu "Log.1" a nábežná hrana impulzu F0 do stavu "Log.0". V Proteus je kolík 15 čipu D2 "ZENER" odlišný od "PHASE COMPARATOR III" v používateľskej príručke čipu. V diagrame na obrázku 1 táto chyba zostala, pretože nepodarilo sa opraviť grafický obrázok položky knižnice 74HC4046.

Na vyriešenie problému: na vytvorenie 16-bitového ADC na 8-bitovom AVR potrebujete zariadenie, ktoré musí konvertovať analógový signál (napríklad napätie) na trvanie impulzov Tx (fázový posun medzi impulzmi F1 a F0) , ktorého priemerné napätie sa rovná vstupnému napätiu Ux. Toto zariadenie je podrobne opísané v článku PLL Stabilized Voltage to Pulse Width Converter v časopise. Ďalej v popise budú použité materiály tohto článku, ktoré sú potrebné na vysvetlenie princípu fungovania ADC. Na zobrazenie výsledkov konverzie ADC bol použitý alfanumerický LCD displej TS1602-A, D5 na obrázku 1.

Čip 74HC4046 a operačný zosilňovač ½ balík D3 (AD823)

Mikroobvod 74NS4046 a operačný zosilňovač (op-amp) tvoria obvod PLL, ktorého vstup prijíma impulzný signál F1. PLL je automatický riadiaci systém s negatívnou spätnou väzbou (NFB), ktorý upravuje frekvenciu interného oscilátora riadeného napätím (VCO) tak, aby sa jeho frekvencia Fo rovnala frekvencii vstupného signálu F1, obrázok 3. Nastavenie sa vykonáva kvôli prítomnosť negatívnej spätnej väzby. Výstupný signál VCO, štvorcová vlna frekvencie F0, sa porovnáva na detektore fáz (PD) so vstupným signálom F1, signál fázovej chyby po filtrovaní a zosilnení sa používa na úpravu výstupnej frekvencie VCO.

Obr.3 Funkčná schéma PLL.

Obvod PLL je podobný obvodu operačného zosilňovača (OPA), len s tým rozdielom, že vstupná premenná je fáza oscilácie a frekvencia (rýchlosť zmeny fázy) je signál spätnej väzby.

Ryža. 4. Bloková schéma PLL.

Vzhľadom na skutočnosť, že ladenie prebieha podľa fázového rozdielu, systém je astatický vzhľadom na frekvenciu: v ustálenom stave je frekvencia ladenia presne rovnaká ako frekvencia vstupného signálu (Fo=F1) a fáza posun je nastavený tak, aby výstupné napätie dolnopriepustného filtra (Ugun) zabezpečovalo frekvenčnú rovnosť. Za určitých podmienok, ktoré závisia od typu LPF, môže byť systém PLL aj fázovo astatický. Podrobnejší popis PLL s odvodením vzorcov možno nájsť na internete a v knihách.

Systém PLL sa používa najmä na frekvenčnú a fázovú moduláciu a demoduláciu, násobenie a konverziu frekvencie, filtrovanie frekvencie alebo extrakciu referenčného tvaru vlny na detekciu koherentného signálu. Typicky je vstupným signálom v zariadeniach PLL frekvencia. PLL je riadiaci systém so spätnou väzbou, v ktorom sú riadiacimi parametrami frekvencia alebo fáza signálu, a nie veľkosť jeho napätia alebo prúdu. Navrhované zariadenie využíva neštandardný spínací obvod PLL s dodatočným parametrom regulácie napätia.

Zaveďme do štandardného obvodu PLL generátor G signálu F1 s pevnou frekvenciou a porovnávací prvok na vstupe dolnopriepustného filtra, ktorý by mal porovnávať vstupné napätie Ux s výstupným signálom PD. Zmeňme tvar funkčného diagramu PLL. Obrázok 5 zobrazuje funkčnú schému prevodníka analógového signálu (napätie Ux) na trvanie impulzu Tx, pulzná fázová modulácia (PPM) s PLL.

Fázová modulácia (PM) je jedným z typov modulácie kmitov, kde je fáza kmitania nosnej vlny riadená informačným signálom (periodická zmena fázy kmitov podľa určitého zákona; pomalá v porovnaní s periódou kmitov) . Z definície PM vyplýva, že existuje generátor sínusového signálu, v ktorom sa v čase mení fáza výstupného signálu. Tento typ modulácie sa používa v rádiotechnike na prenos informácií. PM sa zvyčajne zvažuje pre sínusové signály.

Obr.5 Funkčná schéma prevodníka analógového signálu Ux na dobu trvania impulzu Tx.

Navrhované zariadenie využíva fázovú moduláciu impulzných signálov. Ak aplikujeme impulzný FD s lineárnou výstupnou charakteristikou, tak dostaneme presný menič napätia Ux na trvanie impulzu Tx. V tomto prevodníku sa analógový vstupný signál Ux porovnáva s výstupným signálom Tx (presnejšie priemerná hodnota impulzu Tx za frekvenčnú periódu Fo (oblasť impulzu Tx) s priemernou hodnotou Ux za rovnaký čas). Prítomnosť OOS a veľký zisk (Ku) LPF poskytujú vysokú presnosť prevodu a znižujú požiadavky na presnosť a stabilitu všetkých prvkov obvodu, ktoré sú pokryté OOS. Hardvérová implementácia navrhovaného obvodu nie je náročná úloha, v súčasnosti sa vyrába mnoho rôznych integrovaných obvodov PLL, napríklad mikroobvod CD4046 (domáce analógy 1561GG1 a 564GG1) obsahuje 2 typy riadiacich obvodov PD, VCO a prídavných VCO. Mikroobvod 74HC4046, funkčný analóg CD4046, má 3 typy PD a môže pracovať pri vyšších frekvenciách. Obrázok 6 zobrazuje hardvérovú implementáciu dolnopriepustného filtra pre záporné vstupné napätia.

Obr.6 Obvod LPF pre záporné vstupné napätia.

Dolnopriepustný filter je vyrobený podľa schémy proporcionálneho integračného filtra na operačnom zosilňovači (PI filter), ktorý porovnáva priemerné hodnoty signálov Ux a Tx za periódu frekvencie Fo, odpory R1 a R2 určujú mierkový faktor porovnania. Súčin C1*R1 (časová konštanta integrátora Ti) určuje integračný účinok filtra, rezistor R3 zabezpečuje stabilitu obvodu PIM a pomer R3 k R1 určuje proporcionálny koeficient filtra Kp. Ak má FD výstupnú charakteristiku v oblasti kladných napätí, potom vstupný signál musí mať zápornú polaritu. Ak je vstupný signál kladný, potom je potrebné použiť diferenciálny obvod na zapnutie operačného zosilňovača (obr. 7). Prvky obvodu dolnopriepustného filtra musia spĺňať nasledujúcu požiadavku: R3/R1 = R4/R2 a R1*C1 = R2*C2.

Obr.7 Obvod LPF pre kladné vstupné napätia.

Výstupný signál dolnopriepustného filtra riadi oscilátor (VCO) tak, aby frekvencie signálov Fo a F1 boli rovnaké a fázový posun medzi nimi bol taký, aby bola splnená rovnosť.

Ux/R1 = (Up/R2)*Tx/T1, (1)

kde Up je amplitúda impulzu Tx (Up je napájacie napätie FD);

Frekvencia T1 \u003d 1 / F1, pri ktorej PLL funguje.

Použitie PI filtra robí PLL systém fázovo astatickým, čo znamená, že ak R1 = R2, tak ustálená hodnota relatívnej doby trvania výstupných impulzov meniča (Tx / T1) je určená len pomerom Ux / Hore a nezávisí od parametrov iných prvkov obvodu.

Ux/Up = Тх/Т1, (2)

Ux = Up* Tx/T1. (3)

Vo vzorci (3) sú známe hodnoty napájacie napätie FD (Up = 5v) a perióda frekvencie PLL T1 = (1/16 000) * 65536 = 4,096 ms (presná hodnota frekvencie F1 = 244,140625 Hz). Na meranie vstupného napätia Ux je potrebné zmerať trvanie impulzu Tx (fázový posun medzi nábehovými hranami impulzov F1 a F0) a dosadiť ho do vzorca (3).

Metóda výpočtu prvkov obvodu PLL

Počiatočným parametrom je frekvencia F1, na ktorej by mal ADC s PLL pracovať. Na výpočet dynamických charakteristík riadiacich systémov sa používa kruhová frekvencia (uhlová frekvencia) ω = 2π*F, v [rad/s], fázový rozmer ⱷ v [rad]. V ustálenom stave, keď sú frekvencie F1=F0, výstupná charakteristika PD (pin 15) čipu D2 je znázornená na obrázku 8.

Ryža. 8 Výstupná charakteristika PD.

FD prevodný faktor (pin 15 čipu D2) Kfd = Up/2 π [V/rad].

VCO, ktorý je súčasťou čipu D2, má 2 spôsoby (2 vstupy, svorky 9 a 12) na ovládanie výstupnej frekvencie F0:
- ovládanie napätia cez vstup „VCON“ (pin 9), okrem pinu 11 „R1“ je pripojený odpor, ktorého výber je opísaný v návode na použitie čipu PLL;
- riadenie prúdu cez vstup „R2“ (pin 12), zvyčajne sa tento vstup používa na nastavenie počiatočnej frekvencie VCO pri absencii napätia na vstupe „VCON“.

V schéme na obrázku 1 je použitý 2. spôsob riadenia frekvencie VCO, od r v tomto prípade je povolený veľký rozsah výstupných napätí dolnopriepustného filtra, ktorý je vyrobený na čipe operačného zosilňovača D3A (AD823). Výstupné napätie operačného zosilňovača, ktoré sa môže meniť od -15V do +15V, je prevedené odporom R5 na frekvenčný riadiaci prúd VCO. Voľbou hodnôt prvkov obvodu (C2, R4 a R5) sa VCO naladí tak, že keď je výstupné napätie dolnopriepustného filtra nulové (Ugun = 0 V), výstupná frekvencia VCO je Fo = 244 Hz ± 10 % a pri Vgun = mínus 5 V sa výstupná frekvencia zdvojnásobila Fo = 488 Hz ± 10 %. To vám umožňuje optimálne využiť celý lineárny rozsah výstupného napätia LPF na kompenzáciu všetkých nelineárnych charakteristík prvkov obvodu a zachovať vysokú presnosť prevodu ADC.

Ryža. 9 výstupná charakteristika VCO.

dynamika PLL

Pre kompetentné používanie PLL je potrebné poznať statické a dynamické charakteristiky tohto zariadenia. Na internete nájdete podrobné odvodenie prenosovej funkcie PLL pre rôzne verzie LPF. Obrázok 10 zobrazuje blokovú schému lineárneho modelu ADC s PLL v ustálenom stave, keď po zapnutí prechodový jav (vyhľadávacia a blokovacia frekvencia F1) skončil F0 = F1. Prenosové funkcie prvkov obvodu sú prezentované vo forme operátora.

Ryža. 10 Bloková schéma lineárneho modelu ADC s PLL v ustálenom stave.

Použime pripravený vzorec pre prenosovú funkciu W(p) (matematický popis správania sa dynamického systému) PLL, v ktorej je aplikovaný PI filter. Prenosová funkcia (4) zodpovedá oscilačnej väzbe 2. rádu:

kde p je komplexná premenná, ktorú možno nahradiť jω na vytvorenie AFC zariadenia;

ωп = 2π*Fп je prirodzená kruhová frekvencia šírky pásma PLL v [rad/s];

Fп – vlastná frekvencia šírky pásma PLL v [Hz] (prechodová frekvencia slučky PLL);

ξ je faktor tlmenia (útlm prechodového procesu) PLL.

Obrázok 11 zobrazuje logaritmickú frekvenčnú odozvu PLL v relatívnych jednotkách vlastnej frekvencie pre rôzne hodnoty koeficientu útlmu ξ. Okrem toho sú uvedené výrazy, ktoré spájajú parametre funkcie prenosu PLL s parametrami zariadení zahrnutých v obvode prevodníka analógového signálu do trvania impulzu.

kde Kfd je konštanta koeficientu prenosu PD (V/rad);

Kgun - konštanta zisku VCO (rad/s*V);
Ti = R1*C1 – časová konštanta integrátora PI filtra (c);
Кп = R3/R1 je proporcionálny koeficient PI filtra;

Obr.11 Logaritmická frekvenčná odozva spoja 2. rádu.

Frekvenčná odozva PLL zodpovedá dolnopriepustnému filtru 2. rádu s medznou frekvenciou ωp (rad/s) (prechodová frekvencia) a strmosťou (útlm) 20 dB na dekádu (6 dB/oktávu). Pri návrhu meniča s PLL je potrebné zvoliť šírku pásma zariadenia ωp=2π*Fp a koeficient tlmenia (útlmu) ξ pri frekvenciách nad medznou frekvenciou.

Stanovme vypočítané parametre skutočného ADC s PLL, ktorý je znázornený na obrázku 1.

Zapíšme si parametre prvkov skutočného meniča s PLL v doslovnom vyjadrení (pozri obr. 8 a obr. 9): Kfd = Ur/2π; Kgun = 2πF0/hore; Ti = 1/F0 a F0 = F1. Doslovné hodnoty parametrov dosadíme do vzorcov (5) a (6), získame jednoduché (na technické vyhodnotenie) vzorce na výpočet dynamických charakteristík PLL prevodníka.

ωp = F0 [rad/s], (7)

Fп = F0/2π [Hz], (8)

ξ = Кп/2. (deväť)

Ak vo vzorcoch (8) a (9) nahradíme hodnoty skutočného prevodníka PLL, získame nasledujúce hodnoty:

šírka pásma prevodníka PLL Fp = 244Hz/6,28 = 39Hz;
- koeficient tlmenia ξ = 1/2 = 0,5.

Pomocou vzorcov (5) a (6) je možné zmenou parametrov prvkov obvodu a konverznej frekvencie F0 dosiahnuť požadované charakteristiky prevodného prechodového javu vstupného signálu.

Výsledky testu rozloženia ADC s ATmega 16

Na kontrolu presnosti prevodu vstupného napätia Ux ADC s PLL bol použitý voltmeter V7-38, ktorý zobrazuje namerané napätie s 5 desatinnými miestami s chybou nie horšou ako 0,05% na hranici 2V, s rozlíšenie 0,1 mV a nie horšie ako 0,1 % pri hranici 20 V s rozlíšením 1 mV.

Usporiadanie ADC s PLL má limit merania ~ 6,5V (6553,5mV), namerané napätie sa zobrazuje na LCD displeji (D5) s 5 desatinnými miestami s rozlíšením 0,1mV. Voľba limitu merania je spojená s maximálnym desatinným číslom 65535, ktoré zodpovedá maximálnej hodnote binárneho kódu časovača-počítadla T1. Zdroj referenčného napätia ADC je napájacie napätie čipu D2 (74HC4046), ktoré je v kontaktnom poli Up = 5,029 V (5029,0 mV) (merané pomocou B7-38). Aby sa EMP kód časovača-počítadla T1 rovnal 0,1mV, musí byť splnená podmienka (1), maximálny vstupný prúd Uxmax /R1 musí byť vyvážený prúdom spätnoväzbového obvodu Up/R2 (10) .

65536 / R1 = 50290 / R2, (10)

R1 = R2* (65536/50290),

R1 \u003d 1,303 * R2,

R1 \u003d 130,3 kOhm (pozri obr. 1).

Obvod na obrázku 1 zobrazuje premenlivý odpor RV1 = 1 kΩ, ktorý je zapojený do série s R1 = 130 kΩ na jemné doladenie koeficientu prevodu ADC. Tabuľka 1 a obrázok 12 znázorňujú výsledky merania vstupného napätia Ux pomocou ADC breadboard s PLL a voltmetrom V7-38. Napätie Ux [V] bolo nastavené z laboratórneho zdroja so zabudovaným voltmetrom. V 1., 2. a 3. stĺpci tabuľky 1 sú hodnoty voltmetrov uvedené bez zohľadnenia znamienka (modulo), aby sa zjednodušilo porovnanie hodnôt Ux, B7-38 a ADC. V 5. čítaní LCD displeja ADC a pri 4. čítaní ADC, v ktorom je vylúčená chyba v 5 EMP, spojená s počiatočným posunom predného impulzu F1 vzhľadom na nulový kód časovača T1 . V 6. a 7. stĺpci tabuľky 1 sú hodnoty relatívnych chýb merania v [%] voltmetra napájacieho zdroja vzhľadom na V7-38 a hodnoty ADC vzhľadom na V7-38. Na LCD displeji nie je za 4. číslicou čiarka, ktorá by sa mala objaviť po ukončení programu MK.

Stôl 1.

Obr.12 Grafické znázornenie výsledkov testovania ADC s PLL.

V prílohe listu je súbor „Foto ATsPF.xlsx“ s fotografiami, ktoré súčasne zaznamenávajú hodnoty V7-38 a ADC s PLL. Videoklip o experimente má veľkú pamäť a v prípade požiadavky je možné ho preniesť do redakcie.

Analýza výsledkov testu návrhu ADC s ATmega 16

Výsledky kontroly rozloženia ADC ukazujú, že odchýlka hodnôt ADC od hodnôt referenčného zariadenia V7-38 nepresahuje 0,02 %. To naznačuje vysokú linearitu premeny vstupného napätia na trvanie impulzu pomocou PLL.

Rozlíšenie ADC pri meraní napätí vyšších ako 2 volty je 10-krát vyššie ako rozlíšenie voltmetra V7-38 (0,1 mV pre ADC a 1 mV pre voltmeter V7-38).

Stabilita odčítaní ADC nepresahuje ±EMP, čo naznačuje nízku úroveň vlastného šumu metódy konverzie trvania napätia na impulz pomocou PLL.
V skutočnosti sa v obvode ADC s PLL porovnávajú dva signály rôznych tvarov, konštantné napätie a pravouhlé impulzy, ktoré môžu byť reprezentované ako súčet konštantného napätia Up / 2 a nekonečnej série sínusových napätí ( Trigonometrické Fourierove séria), ktorých amplitúda závisí od trvania impulzu Tx a frekvenčných násobkov konverznej frekvencie ADC (F1).
Filtračné vlastnosti PLL sú podrobne opísané v literatúre. PLL je ideálny lapač hluku s frekvenciami, ktoré sú násobkami frekvencie, na ktorej ADC pracuje. Ak vstupný signál Ux obsahuje rušenie s frekvenciami F1, 2 F1, 3F1 atď., potom budú úplne potlačené, pretože priemerné napätie (integrál) týchto sínusoidov počas frekvenčnej periódy F1 je nulové. Prenosová funkcia (11) takéhoto filtra je znázornená na obr.13.

Obr.13 Frekvenčná charakteristika filtra (11).

(11)

Táto jedinečná vlastnosť PLL je spôsobená integračnou vlastnosťou VCO, ktorej výstupná frekvencia je určená priemerným napätím na prevádzkovej frekvencii F1. Preto je možné porovnať na vstupe dolnopriepustného filtra 2 rôzne tvarované signály, konštantné napätie Ux s impulzným signálom Tx, pričom šum v trvaní impulzu Tx je určený interferenciou s frekvenciami, ktoré nie sú násobok pracovnej frekvencie PLL. Vzhľadom na to, že všetky interné procesy MC a ADC sú synchronizované s frekvenciou kryštálového oscilátora MC, impulzný šum generovaný prevádzkou MC neovplyvňuje stabilitu hodnôt ADC. Preto PLL ADC poskytuje rozlíšenie 16 binárnych (5 dekadických) bitov. Rozlíšenie ADC zabudovaného v puzdre MK je 10 binárnych (3 desiatkových) číslic, skutočná stabilita odčítania je 8 číslic, čo je o 2 rády horšie ako ADC s PLL.

Obmedzenia, ktoré existujú v ADC s PLL, a ako ich prekonať

PD čipu PLL (74NS4046) v režime frekvenčného detektora (FR), keď je VCO synchronizovaný (blokovanie frekvencie F1=F0), má výstupnú charakteristiku podľa obrázku 14.

Obr.14 Výstupná charakteristika 74NS4046 (pin 15) v režime BH.

Keď je napájanie zapnuté (počas prechodového procesu), je možné synchronizovať obvod PLL na subharmonikách pracovnej frekvencie, napríklad F0 = 1,5*F1. K synchronizácii na subharmonikách pracovnej frekvencie dochádza vtedy, keď je vstupný signál Ux na hranici lineárneho rozsahu výstupnej charakteristiky PD (Ux = ~ 0 alebo Ux = ~ Up).Na odstránenie takejto synchronizácie musí mať výstupná charakteristika PD v režime porovnávania frekvencie reléovú charakteristiku v súlade s obrázkom 15. V režime porovnávania fáz musí zodpovedať obrázku 8.

Obr.15 Výstup, reléová charakteristika PD pre ADC s PLL v režime porovnávania frekvencie F1 a F0.

Hotové mikroobvody PD s takouto charakteristikou sa ešte nevyrábajú, takže môžete použiť reléový obvod PD, ktorý vyvinul autor a je uvedený v prílohe článku.

Druhé obmedzenie súvisí s činnosťou meniča napätia Ux na dobu trvania impulzu Tx, kód Ux=0V alebo Ux=Uр. Výstupná charakteristika PD (obrázok 8) má periodický charakter s periódou 2π, preto je potrebné znížiť (napr. o 2 %) rozsah vstupného napätia vo vzťahu k napájaciemu napätiu PD [(Ux )max = 0,95 Up] a posuňte začiatok trvania impulzu napríklad o 1 % (pozri obr. 16). Pri zobrazovaní výsledku konverzie ADC pomocou programu zohľadnite tieto zmeny vo výstupnej charakteristike PD.

Obr.16 Pracovná oblasť ADC na výstupnej charakteristike PD, keď F1= F0.

Záver

Neštandardné použitie systému PLL a MC (bez zabudovaného ADC) umožnilo vytvoriť lacný a presný ADC s vysokým rozlíšením a nízkym vlastným šumom.

Limitné hodnoty rýchlosti a rozlíšenia ADC s PLL závisia od typu mikrokontroléra.

Ak bude ADC s PLL široko používaný vývojármi elektronických zariadení, potom navrhujem skrátený názov "ADPC".

ADTF je ideálny trap filter pre rušenie, ktoré je prítomné vo vstupnom signáli Ux, ak je frekvencia rušenia rovná alebo násobku pracovnej frekvencie prevodníka F1 (2F1, 3F1 atď.). Ak zosynchronizujete pracovnú frekvenciu MK so sieťovou frekvenciou 50 Hz (pomocou RF oscilátora, deliča a iného PLL systému), potom bude rušenie vo vstupnom signáli Ux na frekvenciách násobku 50 Hz potlačené a stabilita načítania sa zvýši.

Vzhľadom na to, že ATsF je ideálny filter na potlačenie šumu, môžete toto zariadenie použiť na konverziu výstupného signálu na digitálny kód, napríklad indukčný snímač s fázovo citlivým usmerňovačom (PV) na výstupe. Typicky sa dolnopriepustný filter používa na vyhladenie zvlnenia výstupného napätia FV na úroveň požadovaného rozlíšenia ADC. To spôsobuje veľké oneskorenie v systéme riadenia signálu. Ak aplikujete ADCF na frekvencii F1 = Fmod, kde Fmod je modulačná frekvencia (napájanie indukčného snímača), potom nie je potrebný dolnopriepustný filter, jeho funkciu bude vykonávať samo ADCF zariadenie.

Najmodernejšia technológia FPGA (Programmable Logic Integrated Circuit) je ideálna na zostavovanie ADPC v jednom balení.

Prvú aplikáciu ATsP, ale bez mikrokontroléra, ktorá pred 30 rokmi neexistovala, použil autor na prenos analógových signálov s vysokou presnosťou cez optočlenové oddelenie telemetrických kanálov satelitného zariadenia. Pokus o získanie Autorského osvedčenia na toto technické riešenie bol neúspešný. Žiadosť o autorské osvedčenie môže byť stále v Štátnej verejnej knižnici pre vedu a techniku.

Odkaz na históriu

Princíp fázového závesu (synchronizácie) funguje v prírode všade. Synchronizáciu objavil Huygens v polovici 17. storočia (1650 - 1680), ktorý pozoroval úpravu periód hodín visiacich na jednej stene. Používanie Phase Locked Loop (PLL) v elektronických zariadeniach sa začalo v roku 1932, keď Francúz H. de Belsise prvýkrát opísal schému synchrónneho príjmu signálu, ktorá bola jednoduchšia a elegantnejšia ako vtedy používaná schéma superheterodynného príjmu. Tento obvod PLL na obrázku 17, v ktorom spätnoväzbový signál spôsobuje, že napäťovo riadený oscilátor sa presne naladí na frekvenciu prichádzajúceho signálu, je široko používaný v mnohých moderných zariadeniach na spracovanie informácií a komunikáciu.

http://www.dsplib.ru/content/pll/pll.html http://physics.nad.ru/Physics/Cyrillic/harm_txt.htm
10. http://www.kit-e.ru/articles/elcomp/2003_8_92.php
11. Blekhman I.I. Synchronizácia v prírode a technológii.
12. "Elektronika: minulosť, súčasnosť, budúcnosť" (Preložené z angličtiny pod redakciou člena korešpondenta Akadémie vied ZSSR V.I. Siforova ["Mir"; M.; 1980 (296 s.)].

PLL (Phase Locked Loop), ako už názov napovedá, je automatický riadiaci systém (nasledujúci systém), ktorého frekvencia ladenia je určená frekvenciou riadiaceho signálu a chybový signál je fázový rozdiel medzi riadiacim signálom a signál spätnej väzby. Vzhľadom na skutočnosť, že ladenie sa vykonáva podľa fázového rozdielu, systém je astatický vzhľadom na frekvenciu: v ustálenom stave sa frekvencia ladenia presne rovná frekvencii riadiaceho signálu. Za určitých podmienok môže byť systém PLL astatický a mimo fázu.

Spolu s hlavnou vlastnosťou automatického ladenia má systém PLL vlastnosť filtrovania a správa sa, bez ohľadu na jeho funkčný účel, ako sledovací polynómový filter. Systém PLL je systém s multifunkčnými schopnosťami a používa sa na frekvenčnú moduláciu a demoduláciu, frekvenčnú filtráciu (vrátane filtrovania funkcie frekvenčnej modulácie), násobenie a konverziu frekvencie, výber referenčnej vlny pre koherentnú detekciu atď.

Systém PLL môže byť analógový, pulzný, digitálny alebo kombinovaný (analógovo-impulzný, pulzno-digitálny atď.). V analógovom systéme PLL funguje spojitý signál charakterizovaný okamžitými hodnotami parametrov v každom okamihu. V impulznom systéme sú parametre signálu charakterizované diskrétnymi hodnotami, ktoré môžu byť okamžité alebo intervalové. Impulzný signál s okamžitými údajmi je napríklad pravouhlý (meandrový) signál riadeného generátora, ktorý sa vyznačuje okamžitými hodnotami frekvencie v bodoch zmeny úrovne. Impulz s intervalovým odčítaním je napríklad signál impulzného fázového detektora (PD), ktorého trvanie impulzu je určené nameraným fázovým intervalom. Intervalový impulzný signál môže spôsobiť dočasné a iné typy skreslenia. V digitálnom systéme PLL sa používa digitálny signál, čo je diskrétny dátový tok určený hodnotami kvantovaných vzoriek analógového signálu a vyjadrený v digitálnom kóde. Kvantizované hodnoty digitálneho signálu môžu byť tiež okamžité a intervalové.

Nasleduje všeobecná inžinierska analýza systému PLL s analógovými a impulznými prvkami a zvažuje aplikácie systému.

Uvažované PLL systémy sú široko používané v mikroelektronických komponentoch vyrábaných známymi spoločnosťami. Napríklad Analog Devices používa systém PLL:

• v jedno- a dvojkanálových syntetizátoroch ADF410x/1x/5x a ADF420x/1x/5x typu „Integer-N“ a „Fractional-N“ s programovateľnými (laditeľnými) frekvenciami až do 3,7 GHz;
• pre násobenie hodín v TxDAC+ AD9751/3/5 (300 MHz), AD9772/4 (400/128 MHz) DAC, v AD9852/4 (300 MHz) digitálnych syntezátorových modulátoroch (DDS) a AD9853/6 modulátoroch (168/200 MHz);
• vynásobiť frekvenciu k = 2 N /n krát, kde n je celé číslo zo série 1, 2, ... 2 N /2,5, - so syntetizátormi AD9850/1/2/4 DDS ako frekvenčnými deličmi v spätnoväzbových slučkách (napríklad s N = 48 a maximálnou frekvenciou po vynásobení 300 MHz pomocou AD9852);
• ako frekvenčný modulátor kombinovaný s frekvenčným syntetizátorom a frekvenčným demodulátorom kombinovaný s frekvenčným meničom - v čipe transceivera AD6411 systému DECT;
• ako kvadratúrny modulátor kombinovaný s kvadratúrnym frekvenčným meničom - v čipe transceivera AD6523 používanom v spojení so syntetizátorom AD6524 (tiež založeným na PLL), - v systémoch GSM a DCS;
• ako zdroj referenčnej frekvencie s kvadratúrnym výstupom pre demodulátor v čipe GSM transceivera AD6432.

Texas Instruments používa systém:

• v dvoj- a trojkanálových frekvenčných syntetizátoroch TRF2020 - do 0,25, 0,25 a 1,2 GHz, TRF2050 - do 0,25 a 1,2 GHz, TRF2052 - do 0,15 a 2,0 MHz a TRF3040 - čo je tiež modulátor do 20.2 GHz, a 2,0 GHz;
• na syntézu signálov referenčnej frekvencie pre modulátory v mikroobvodoch TRF3040 a TRF3520;
• pre násobenie hodín v digitálnych signálových procesoroch TMS320C54x, TMS320C62x, TMS320C67x a TMS320VC33.

Motorola (Semiconductor Product Sector) používa systém v dvojkanálových frekvenčných syntetizátoroch MC145181 (do 550 a 60 MHz), MC145225 (do 1,2 a 0,55 GHz), MC145230 (do 2,2 a 0,55 GHz) určených pre rádio atď. komunikačné vybavenie rôznych systémov.

Gran-Jansen AS (Nórsko) používa systém PLL v transceiveri GJRF400 (GJRF10) pracujúcom vo frekvenčnom rozsahu 300-500 MHz na syntézu referenčného tvaru vlny a na analógovú frekvenčnú moduláciu.

Vyššie uvedený zoznam nie je ani zďaleka úplný, avšak uvedené mikroobvody celkom plne charakterizujú možnosti využitia systému PLL.

Základné pomery

V zovšeobecnenej podobe každý automatický riadiaci systém, bez ohľadu na jeho účel, obsahuje meracie zariadenie s odčítačom na vstupe a riadiacim objektom, ktorého výstup je spojený s odčítačom. Odčítač porovnáva riadiacu veličinu a riadiacu veličinu (z výstupu regulovaného objektu), čo je spätnoväzbová hodnota. Spolu s pojmami riadenie a riadené veličiny budeme používať pojmy vstup a výstup, ktoré určujú funkčný účel systému. Vo všeobecnom prípade nie sú vstupné a výstupné veličiny vždy riadené a riadené (v uvedenom chápaní týchto pojmov). Prenosová funkcia systému -

K (p) \u003d x von / x dovnútra \u003d K pr (p) /, (1)

kde x out a x in sú výstupné a vstupné hodnoty a K pr (p) a K arr (p) sú prenosové funkcie priamych prenosových obvodov (zo vstupu na výstup) a negatívnej spätnej väzby (z výstupu na vstup), p je operátor Laplace (znamienko plus v menovateli znamená, že spätná väzba je záporná). Vstupná hodnota môže byť privedená na vstup akéhokoľvek prvku a výstupná hodnota môže byť tiež prevzatá z výstupu akéhokoľvek prvku systému.

Ryža. jeden

Na obr. Obrázok 1a znázorňuje schému najjednoduchšieho PLL systému obsahujúceho PD fázový detektor (meracie zariadenie), PD filter a ovládateľný VG generátor (regulovaný objekt). PD a VG sú povinné prvky systému a môže chýbať filter, ktorý ovplyvňuje jeho dynamické (frekvenčné) vlastnosti. Riadiaca veličina je frekvencia w 0 + D w v striedavom napätí na vstupe FD, ktorej zložky sú: w 0 - referenčná frekvencia systému a D w in - zmena frekvencie, ktorá je vstupná hodnota, ktorá ovplyvňuje systém. Hodnota spätnej väzby je frekvencia CG rovná w 0 + D w arr, kde D w arr = Dwin – pDj a pDj a Dj sú zmeny frekvencie a fázy na vstupe PD spôsobené Dwin. Na obr. 1b je znázornená schéma variantu systému, ktorý sa líši tým, že na vstupe PD pôsobí iba referenčná frekvencia w 0 a vstupnou hodnotou systému je napätie uin na vstupe CG privedené cez „+“ sčítačka. Vstupné a výstupné hodnoty D w in a u out na obr. 1a určujú účel systému - frekvenčný demodulátor a u in a w 0 + D w out na obr. 1b - frekvenčný modulátor. Funkčne je sčítačka na obr. 1b je odčítač, pretože negatívna spätná väzba pôsobí v systémovej slučke.

Napriek tomu, že riadiacou veličinou v systéme PLL je frekvencia, v PD sa neporovnávajú frekvencie, ale fázy napätí na jej vstupe. V dôsledku toho sa fázový rozdiel, ktorý je integrálom frekvenčného rozdielu, rovná D j = (D w in - D w arr) / p (obr. 1a) alebo D j = -D w out / p ( 1b) a prenosovej funkcie PD, v tomto poradí, KPD(p) = KPD/p, kde KPD je koeficient prenosu s rozmerom V/rad. Fázový rozdiel na vstupe PD môže okrem Dj obsahovať počiatočnú konštantnú zložku j 0, pri ktorej na vstupe PD j = j 0 + D j. Zložka j 0 je integračná konštanta a je určená voľbou režimu systému PLL s prihliadnutím na charakteristiku detektora PD.

Prenosová funkcia systému PLL podľa schémy na obr. la použitý na frekvenčnú demoduláciu je charakterizovaný výrazom

K BH (p) \u003d U out / D w in \u003d K 0 /, (2)

kde u out - napätie na výstupe filtra (výstupné napätie demodulátora), v dôsledku zmeny frekvencie na vstupe Dwin, K 0 = 1/K UG - koeficient prenosu systému (v tomto prípade pri „nule“ frekvencia), t 0 = 1 /K PD K Ф K SG - „vnútorná“ (bez zohľadnenia k Ф (p) filtra) časová konštanta systému, K SG - koeficient prenosu riadeného generátora (s rozmerom ( rad/s)/V), a K Ф ak Ф (p) - konštantné a frekvenčne závislé faktory prenosovej funkcie filtra K Ф (p) = K Ф k Ф (p). Pri absencii filtra, to znamená s K Ф (p) = 1,

K BH (p) \u003d K 0 / (1 + pt 0), (3)

kde to = 1/K FD K CG. Prenosová funkcia (3) je funkciou polynómu LPF 1. rádu. Vo všeobecnosti sa rád systému PLL rovná jednej plus rád použitého filtra Ф (integračný obvod alebo LPF).

Prenosové funkcie (2) a (3) sú „externé“ funkcie systému PLL, určené daným vstupom a výstupom systému. Hlavnou funkciou systému je

K D j (p) = D j / D w in = /, (4)

kde D j je zmena fázového rozdielu na vstupe PD v dôsledku zmeny riadiacej frekvencie D w in a 1 + pt 0 /k Ф (p) v menovateli funkcie je polynóm systém (podľa terminológie v teórii polynomiálneho filtrovania), prítomný vo všetkých „externých“ prenosových funkciách, vrátane tých v (2), líšiacich sa výrazmi v čitateli.

Prvky systému PLL

Ako už bolo uvedené, hlavnými (povinnými) prvkami systému PLL sú PD a VG, ktoré v uvažovaných systémoch môžu byť analógové alebo impulzné. Okrem toho môžu uvažované systémy PLL zahŕňať analógové filtre, frekvenčné deličy s impulznými alebo analógovými výstupmi, mixéry atď.

Fázové detektory. Na obr. V tabuľke 2 sú uvedené charakteristiky detektorov najpoužívanejších FD:

• sínusová charakteristika fázovej detekcie násobiacich a prepínacích analógových amplitúdových fázových detektorov (APD) (obr. 2a);
• pílová charakteristika spúšťacieho impulzu PD (obr. 2b);
• trojuholníková charakteristika násobiaceho impulzného PD (obr. 2c) (jej variant je znázornený aj na obr. 2d);
• pílová charakteristika fázovej detekcie bipolárneho spúšťacieho pulzného frekvenčno-fázového detektora (PFD) (obr. 2e).

Ryža. 2

V prvom rade si všimneme, že charakteristiky detektora sú statické, v ktorých sa dynamická chyba inherentná pulzným FD neprejavuje. V analógových PD sa meria okamžitý fázový rozdiel

Dj (t) = j1 (t) - j0 (t) = dj (t),

kde v najjednoduchšom prípade j 1 (t) = w 0 t + d j (t) a d j (t) je fázová a modulačná fázová zmena detekovaného signálu a j 0 (t) = w 0 t je fázy referenčného kmitania. Zdôrazňujeme, že hovoríme o aktuálnom rozdiele medzi okamžitými hodnotami j 1 (t) a j 0 (t), súčasne počítanými v rovnakom čase t.

V impulzných FD sa na rozdiel od analógových meria fázový interval D j (D t i ), ktorý je úmerný časovému intervalu D t i = t 0i – t i , kde t 0i a ti sú rôzne časové momenty, v ktorých sú fázy signál j 1 (ti) = w 0 t i + d j (ti) a referenčná oscilácia j 0 (t 0i) = w 0 t 0i sú rovnaké. Zvyčajne sa berú body s nulovými okamžitými hodnotami sínusoidy (obr. 3a), ktoré zabezpečujú tvorbu vstupných a podľa toho aj výstupných impulzov PD, znázornených na obr. 3a. 3b-d. Keď sa j1 (ti) aj 0 (t 0i) rovnajú, časový interval je Dt i = dj (ti) / w 0 a fázový interval je

D d (D t i) = w 0 D t i = d j (t i), (5)

Podľa (5) sú namerané fázové intervaly D j (D t i) číselne rovné požadovaným okamžitým fázovým rozdielom d j (t i). Treba však vziať do úvahy, že v súčasnej časovej škále je postupnosť intervalových odčítaní ekvivalentná postupnosti okamžitých odčítaní v diskrétnych bodoch t j = t i + D t i /2 - namiesto bodov t i, ktorým zodpovedajú. V dôsledku toho bude fáza meraná s časovou chybou D t i /2:

D j (ti) = d j (ti + D t i /2)

Pozrime sa na charakteristiky detektora PD. Analógová charakteristika NPD multiplikátora znázornená na obr. 2a je určený výrazom

U NPD = K NPD Ucosj, (6)

kde U je amplitúda detekovaného napätia, j je fázový rozdiel medzi detekovaným a referenčným napätím a KNPD je koeficient detekcie závislý od amplitúdy referenčného napätia, ktoré preto musí byť konštantné. Obe napätia, detekované aj referenčné, sú sínusové. Výraz (6) platí aj pre spínaný analógový NPD využívajúci detegovateľný sínusový napäťový spínač riadený pravouhlým referenčným napätím. Vo všeobecnom prípade analógový APD podľa (6) detekuje nielen fázový rozdiel, ale aj amplitúdu detekovaného napätia U, preto sa nazýva amplitúda-fáza. V súlade s vyššie uvedeným by počas detekcie fázy mala byť amplitúda nielen referenčného, ​​ale aj detekovaného napätia udržiavaná konštantná. Závislosť u NPD na U je nevýhodou detektora, ak je použitý ako fázový (spínaný NPD možno použiť aj ako synchrónny amplitúdový detektor). Ďalšou nevýhodou analógového NPD je nelinearita jeho charakteristík, a preto sa jeho úzke časti používajú na detekciu, napríklad od p/4 do 3p/4 alebo od -3p/4 do -p/4. Zavedením fázového posunu j 0 = -p /2 sa pracovný bod na charakteristike APD (obr. 2a) posunie doľava o určený uhol a argument j v (6) sa nahradí zistenou fázou. zmeniť D j . Ako výsledok,

U NPD = K NPD UsinD j = K NPD UD j, (7)

kde druhá (približná) časť výrazu, úmerná Dj, je pre časť fázového rozsahu Dj od -p/4 do p/4.

Všimnite si, že analógový multiplikátor, ktorý má vyššie uvedené nevýhody (keď sa používa ako fázový detektor), je široko používaný ako mixér vo frekvenčných meničoch, kde sa vyžaduje vysoká „čistota“ prevedeného frekvenčného spektra a pre ktoré sú analógové multiplikátory ideálne prvky.

Ako násobiaci impulzný PD s charakteristikou na obr. 2c (inverzný k charakteristike na obr. 2a) sa zvyčajne používa mikroobvod XOR, ktorý má však nestabilné výstupné úrovne „0“ a „1“, a preto je málo použiteľný na priame meranie fázového rozdielu. . Preto sa ako PD vstupy používa analógový multiplexer s dvojbitovým adresovým vstupom. Takýto multiplexor môže byť reprezentovaný ako pozostávajúci z mikroobvodu XOR fázovej detekcie a ním riadeného výstupného spínača. Použitie komutátora a spínaných presných napätí zaisťuje presné charakteristiky PD. Navyše v závislosti od voľby úrovní spínaných napätí je možné meniť hodnotu prevodného (detekčného) koeficientu, ako aj vertikálny posun charakteristiky a jej inverziu. Na obr. 2d je znázornená posunutá charakteristika v dôsledku spínacích napätí -E a E (namiesto 0 a 2E, čo zodpovedá charakteristike na obr. 2c). Okrem toho charakteristika na obr. 2d je znázornená ako funkcia Dj pre j0 = p/2 (podobne ako (7) pre APD):

U PD = K PD D j, (8)

Charakteristika (8) je lineárna v prevádzkovom rozsahu od -p /2 do p /2.

Násobiace pulzné PD sa široko používajú v systémoch PLL. Všimnime si nasledovné vlastnosti pri prevádzke PD: v pulzných PD sa spínajú konštantné úrovne „cudzích“ zdrojov, zatiaľ čo v spínaných analógových NPD sa prepína detekované napätie. A okrem toho, v impulzných FD je spínač riadený impulzmi z výstupu multiplikátora, zatiaľ čo v analógových NPD je spínač riadený referenčným napätím.

Charakteristika spúšťacieho pulzného PD, napríklad typu RS-trigger (obr. 2b), sa líši od uvažovaných charakteristík dvojnásobne väčším fázovým rozsahom, od 0 do 2p, a sklonom pracovného úseku charakteristika iba jedného znamienka, kladná alebo záporná (pozitívny sklon charakteristiky znázornený na obr. 2b). Na zlepšenie presnosti charakteristiky, podobne ako XOR, je možné na výstupe spúšte zapnúť spínač so spínanými presnými napätiami. Je nevyhnutné, aby uvažovaná FD bola spúšťačom a fungovala „vpredu“, zatiaľ čo násobenie FD funguje „podľa trvania“. Z tohto dôvodu má spúšťač (spúšťač) PD menšiu odolnosť voči šumu a navyše jeho použitie vedie k prechodným procesom na začiatku demodulovaných impulzov. Fázová odozva FPD je kombináciou dvoch charakteristík spúšťacieho impulzu PD, pridaných s opačnými znamienkami (obr. 2e). V moderných PFD, široko používaných vo frekvenčných syntetizátoroch, boli prijaté opatrenia na zabezpečenie kvalitného „zosieťovania“ dvoch charakteristík, pri ktorých prakticky neexistuje žiadny detekčný šum (tzv. nízkošumové PFD). Fázový rozsah PFD je od -2p do 2p. Polarita výstupných impulzov PFD je určená znamienkom a trvanie, ako pri bežnom spúšťacom FD, je určené hodnotou nameraného fázového rozdielu (fázový interval). PFD majú zvyčajne prúdový výstup (s vysokým výstupným odporom), čo je výhodné pri budovaní systémov s pasívnymi proporcionálno-integračnými obvodmi ako filtrom. V ustálenom stave pri použití PLL s fázovým astatizmom je trvanie impulzov na výstupe PFD nulové (nie sú žiadne impulzy). Tento režim je hlavný pri použití FFD vo frekvenčných syntetizátoroch. Pri frekvenčnom rozlaďovaní funguje PFD ako frekvenčný detektor s bipolárnou reléovou detekčnou charakteristikou, ktorá závisí od znamenia rozladenia.

Ryža. 3

Charakteristiky PD všetkých typov sú periodické, čo je spôsobené periodicitou zmeny fázového uhla. Kladné alebo záporné sklony charakteristiky analógového alebo násobiaceho impulzu PD určujú znamienko plus alebo mínus funkcie prenosu PD, ktorú automaticky vyberie PLL, keď je zapnutá. Súčasne je v systéme poskytovaná negatívna spätná väzba, berúc do úvahy znamienka (plus alebo mínus) koeficientov prenosu iných prvkov. Na rozdiel od sínusových alebo trojuholníkových charakteristík PD si pílovité charakteristiky spúšťača PD a PFD vyžadujú predbežný výber znamienka sklonu, ktorý, ako je uvedené vyššie, možno zmeniť „obrátením polarity“.

Zvyčajne sa PD, ako aj detektor akéhokoľvek druhu, chápe ako prvok pozostávajúci z dvoch častí - detekčnej a filtračnej. Pri konštrukcii systému PLL sa jeho prvá detekčná časť používa ako PD a aplikovaný filter sa považuje za prvok systému. Výstupný signál PD obsahuje užitočnú zložku, ktorá je úmerná alebo takmer úmerná (v závislosti od typu PD) detekovanému fázovému rozdielu, ako aj vysokofrekvenčné zložky, ktoré sa javia ako vlnky a zvyčajne podliehajú filtrovaniu. Spektrum zvlnenia je určené nosnou frekvenciou so zdvojením frekvencie (pre násobenie FD a spínaním FD so zdvojením) alebo bez zdvojenia frekvencie (pre spínanie FD bez zdvojenia a spúšťania FD).

Okrem vyššie uvedeného poznamenávame, že vstupné signály analógových a násobiacich impulzných PD musia byť sínusové alebo pravouhlé s pracovným cyklom rovným 2. Pre spúšťacie PD sa pracovný cyklus nevyžaduje, ale mal by byť zohľadnený majte na pamäti, že fázový rozdiel medzi okrajmi impulzov, ktoré spúšťajú, a spúšťač sa resetujú.

riadené generátory. Ako už bolo uvedené, VG v systéme PLL môže byť analógový alebo impulzný (rovnako ako PD). Analógový VG môže byť úzkopásmový vysokofrekvenčný (stovky MHz, jednotky GHz) tranzistorový generátor s oscilačným obvodom, ktorý využíva napäťovo riadené varikapy (varaktory). Generátor nevyžaduje posun E0 znázornený na obr. 1a, b. Jeho režim zabezpečuje vlastný predpäťový obvod. Výstupné napätie generátora je sínusové, ale pri použití komparátora môže byť pravouhlé (pulzné).

Ako pulzný UG (s frekvenciou až jednotiek MHz) možno použiť širokopásmový menič napätia na frekvenciu s plynulou integráciou a vyrovnávaním náboja, známy aj ako modulátor PFM. Frekvencia takéhoto VG (jeho okamžité diskrétne hodnoty) je úmerná prevedenému analógovému napätiu (jeho okamžitým hodnotám v rovnakých referenčných bodoch). Príkladom uvažovaného UG môžu byť prevodníky AD650 a AD654 od Analog Devices. Existuje typ UG so synchronizáciou frekvencie výstupného signálu hodinovými impulzmi (AD652, AD7741/2). Takýto VG je podobný sigma-delta modulátoru a je určený na použitie v systémoch s digitálnou konverziou.

Ryža. 4

Na obr. 4a ukazuje blokovú schému impulzného CG (bez synchronizácie) a na obr. 4b - diagramy napätí na jeho prvkoch. Sú tam zobrazené aj napätia na prvkoch bezfiltrového PLL systému s uvažovaným pulzným CG a násobiacim pulzným PD. Na obr. 4a,b: Uin - napätie na riadiacom vstupe PD; U arr je spätnoväzbové napätie na druhom vstupe PD, čo je výstupné napätie UG (U UG); U vkhUG - napätie na vstupe UG, čo je výstupné napätie PD (U PD); U int, U comp a U one - napätie integrátora, komparátora a jednoduchého vibrátora ako súčasti UG. Napäťové diagramy názorne ilustrujú činnosť systému VG a PLL ako celku. Najmä je vidieť, že UvkhUG je „filtrovaný“ v integrátore;

Rozdeľovače frekvencií. Frekvenčné deličy zahrnuté v spätnoväzbovej slučke medzi VG a PD poskytujú frekvenčné násobenie PLL na výstupe VG. Ako deliče možno použiť obyčajné čítače alebo špeciálne navrhnuté deličky pre frekvenčné syntetizátory (v kombinácii s čítačmi zapnutými na vstupe PLL). Vo frekvenčných syntetizátoroch je násobenie zlomkov frekvencie poskytované s vysokým rozlíšením, implementované softvérovým ladením. Špeciálne frekvenčné deličy používané v syntetizátoroch zahŕňajú deličky „Integer-N“ a „Fractional-N“ (s celočíselnými a zlomkovými deliacimi faktormi). Prvé z nich sú široko používané vo frekvenčných syntetizátoroch, druhé sú nové, poskytujúce vyššie parametre syntetizátorov. Vyššie uvedené digitálne (DDS) syntetizátory s analógovým výstupom možno použiť aj ako frekvenčné deličy.

Typicky sú zariadenia využívajúce systém PLL dostupné ako mikroobvody v jednom čipe. Nižšie sú uvažované externé filtre, ako aj obvody na nastavenie frekvencie riadených generátorov obsahujúcich indukčné prvky, kondenzátory a varikapy (varaktory).

Prevádzkový režim PLL

Ryža. 5

Na obr. Obrázok 5a zobrazuje schému systému PLL (v zjednodušenej forme bez filtra) s označením hodnôt charakterizujúcich režim činnosti systému (pre zosilňovač by sa takýto režim nazýval DC režim). Na obr. 5a je riadiacou veličinou frekvencia w0 na vstupe, ktorá sa v dôsledku slučky fázového závesu rovná frekvencii CG, a riadiace napätie CG, a teda aj výstupné napätie PD, sú rovné E° = w°/K CG. Počiatočný fázový rozdiel na vstupe PD s charakteristikou na obr. 2c (násobenie impulzného PD so spínanými napätiami 0 a 2E) sa rovná jo = Eo/K PD = wo/K PD K UG = woto. Obvykle sa volí j 0 = p /2 alebo -p /2, pri ktorom je pracovný bod v strede lineárneho úseku charakteristiky.

Na obr. Obrázok 5b znázorňuje variant obvodu s externým zdrojom predpätia E0, zodpovedajúci obvodu na obr. 1c. V tomto variante je napätie na výstupe PD rovné nule, ale počiatočná fáza, ako v predchádzajúcom prípade, je rovná j 0 = p /2 alebo -p /2. Ten je zabezpečený spínacími napätiami PD rovnými -E a E a zodpovedá charakteristike na obr. 2r. V skutočnosti na diagramoch na obr. 5a,b, počiatočný fázový rozdiel a výstupné napätie PD budú mať nevýznamné odchýlky od špecifikovaných hodnôt, čo je spôsobené automatickým ladením systému na kompenzáciu vplyvu odchýlok v parametroch PD a VG a napätie E0 externého zdroja z uvedených menovitých hodnôt.

Napriek komplikáciám schéma na obr. 5b (obr. 1c) môže byť výhodnejšie z nasledujúceho dôvodu. Faktom je, že časová konštanta t 0 určuje spolu s k Ф (p) dynamické vlastnosti systému, a preto by malo byť možné zvoliť jej požadovanú hodnotu. Zároveň pre obvod na obr. 5a, podľa vyššie uvedeného výrazu pre j0 sú hodnoty to a j0 vzájomne prepojené a zmena to bude znamenať zmenu j0. V dôsledku toho sa zmení nastavený režim PD a systém PLL ako celok. Schéma na obr. 5b nemá túto nevýhodu a to môže byť zvolené nezávisle od j0.

Frekvenčné vlastnosti systému PLL

Prenosová funkcia (3) je funkciou 1. rádu. Aplikovaním filtra na PLL sa menia dynamické vlastnosti systému. Polynóm systému (polynóm v menovateli prenosových funkcií) určuje poradie, typ aproximácie a frekvenčný rozsah filtrovania a člen alebo polynóm v čitateli určuje typ filtrovania (dolnopriepustné, vysokopriepustná alebo pásmová priepust) a koeficient prenosu.

Ryža. 6

Systémy PLL 2. rádu zvyčajne používajú jeden z filtrov 1. rádu znázorneného na obr. 6 (všimnite si, že všeobecne akceptovaný názov „filter“ je v tomto prípade podmienený; správnejšie by bolo považovať ich za obvody na korekciu frekvencie):

• integračný filter (IF) (obr. 6a) s prenosovou funkciou K Ф (p) = U out /U in = 1/(1+p t Ф) = k Ф (p) pri K Ф = 1, kde t Ф = RC - časová konštanta filtra;
• proporcionálno-integračné filtre (PIF) (obr. 6b,c) s prenosovou funkciou K Ф (p) = U out /U in = (1 + p t Ф1)/(1 + p t Ф) = k Ф (p) pri K á = 1, kde t á = RC, t 1 = R2C, R = R1 + R2;
• proporcionálne integrujúce obvody (PI) (obr. 6d,e) s prenosovou funkciou K Ф (p) = U out / I in = K Ф k Ф (p), kde K Ф = R, k Ф (p) = 1 + 1/p t Ф1, t Ф1 = RC.

PI obvod sa líši od IF a PIF tým, že zdrojom jeho vstupného signálu je prúdový zdroj I v s nekonečne vysokým odporom. V systéme PLL je PI obvod implementovaný napríklad pomocou operačného zosilňovača s PI ako paralelným záporným spätnoväzbovým obvodom. Prenosová funkcia obvodu so zosilňovačom je K Ф (p) = -(K Ф + 1/p t Ф) = -K Ф k Ф (p), kde K Ф = R/r, t Ф = rC, r je prúdový odpor obvodu , zahrnutý na vstupe zosilňovača, a k Ф (p) - podľa PI na obr. 6 g, d. Pri fázovaní PD je potrebné zohľadniť znamienko mínus, určené invertujúcim zaradením zosilňovača, ak je PD s pílovitou charakteristikou. Všimnite si, že tФ je „fyzikálna“ časová konštanta obvodu PI, ako aj PIF, zatiaľ čo t Ф1 je podmienená časová konštanta, vhodná na písanie matematických výrazov. Prenosová funkcia PI, určená pomocou K Ф + 1/p t Ф, na rozdiel od PIF, pozostáva z dvoch funkcií - úmerná KФ a integrujúca 1/p t Ф. K Ф ovplyvňuje faktor kvality a tým aj stabilitu systému (pri KФ --> 0 je systém PLL nestabilný) a člen 1/p t Ф určuje integračnú vlastnosť PI, ktorá zabezpečuje astatizmus systému PLL vzhľadom na fázu. V poslednej dobe sa namiesto operačného zosilňovača, ktorý zabezpečuje prúdové „napájanie“ PI, používa prúdový tvarovač, ktorý sa používa spolu s vyššie uvedeným PFD. Špecifikovaný tvarovač zabezpečuje pripojenie PI so „spodným“ výstupom k „zeme“. Všimnite si, že spolu s najjednoduchším RC obvodom na obr. 6d, reťazce komplexnej konfigurácie a teda vyššie rády sa používajú ako PI.

Okrem výstupov hlavného filtra U out, pripojených v systéme PLL na vstup HS, na obr. 6b-d sú znázornené prídavné výstupy U out*, ktoré spolu s hlavnými môžu byť použité na snímanie výstupného signálu systému PLL. Použitie prídavných výstupov je ekvivalentné pripojeniu externých filtrov na výstupe systému, ktoré sa nepoužívajú v uzavretej spätnoväzbovej slučke. Prenosové funkcie filtrov pre prídavné výstupy spolu s filtrami pre hlavné výstupy sú uvedené v tabuľke.

Polynóm prenosových funkcií systému PLL 2. rádu, ako aj polynómových filtrov rovnakého rádu, je určený zovšeobecneným výrazom 1 + p / w 0 Q + p 2 / w 0 2 , kde w 0 je prirodzený frekvencia systému, v teórii filtrov známa ako frekvenčné póly a Q - faktor kvality, ktorý určuje typ aproximácie frekvenčných charakteristík (podľa Butterwortha, Chebysheva atď.). V tabuľke sú uvedené polynómy funkcií PLL s rôznymi filtrami, ako aj zodpovedajúce výrazy Q a w 0 . V tabuľke sú uvedené aj údaje hlavnej funkcie K D j (p) (4) a prenosovej funkcie systému pri jeho použití ako frekvenčného demodulátora: K BH ^ (p) - s výstupom za PD (pred filtrom ), K BH (p) - za filtrom a KCHD * (p) - pri odstránení signálu z prídavného výstupu filtra. Zdôrazňujeme, že operátor p v prenosových funkciách systému PLL je určený výrazom jW , kde W je frekvencia zmeny frekvencie na vstupe a podľa toho aj výstupné napätie (pri frekvenčnej modulácii je to frekvencia modulácie ).

Analýzou údajov uvedených v tabuľke môžeme vyvodiť nasledujúce závery. Funkcia K Dj (p) PLL 1. rádu je funkciou LPF a pri PI - funkciou PF (pásmová priepust) s rezonančnou frekvenciou w 0 . Funkcia PF systému PI určuje astatizmus systému vzhľadom na fázu: zisk pri nulovej frekvencii je nulový. Prenosová funkcia K Dj (p) systému s IF a PIF je celková funkcia LPF a PF, ktorú možno považovať za funkciu LPF, zmenenej v oblasti medznej frekvencie. Pripomeňme, že filtrovanie 2. rádu je dolnopriepustné, ak je čitateľom funkcie člen nultého rádu (t 0) a pásmová priepust je člen prvého rádu (pt 0 t Ф1).

Funkcie K BH (p) a K BH* (p) pre systém s PIF sú totožné s funkciami pre systém s PI, ale dosahujú sa s rôznymi K D j (p) uvedenými vyššie. Použitie prídavných výstupov, charakterizovaných K BH* (p), poskytuje na rozdiel od K BH (p) získanie prenosových funkcií typu LPF (obr. 6b, d) a PF (obr. 6c, e), a K BH * ( p) Typ LPF je podobný KCHD(p) systému s IF. Znakom použitia PIF v porovnaní s IF je, že požadovaný faktor kvality možno nastaviť zmenou pomeru R2/R (t Ф1 / t 0) bez zmeny t 0 a t Ф, a teda bez zmena w 0 .

Aplikácia PLL

Použitie systému PLL súvisí s tým, ktorý z jeho prvkov je vstupom a ktorý výstupom. Zvážte hlavné aplikácie systému PLL.

frekvenčný demodulátor. Pri použití systému PLL ako frekvenčného demodulátora sa FM signál privádza na vstup PD (obr. 1a, c) a demodulovaný signál sa odoberá napríklad z výstupu filtra. Prenosová funkcia demodulátora bude určená výrazmi pre čitateľa a menovateľa uvedenými v tabuľke, ako aj výrazom (2). Na filtrovanie demodulovaného signálu s požadovanými parametrami sa zvyčajne používa dodatočný externý filter. V tomto prípade by sa mal systém PLL považovať za prvý stupeň filtrovania a mal by sa zodpovedajúcim spôsobom zohľadniť pri výpočte celkovej funkcie prenosu filtra (s požadovaným poradím, aproximáciou a medznou frekvenciou).

frekvenčný modulátor. Pri použití systému PLL ako frekvenčného modulátora sa modulačný signál uin(t) privádza na vstup CG, ako je znázornené na obr. 1b, a modulovaný - je odstránený z výstupu UG. V tomto prípade je samotný modulátor VG a systém PLL nastavuje nosnú frekvenciu, ktorá je určená referenčnou (riadiacou) frekvenciou na vstupe PD. Okrem toho systém zabezpečuje filtrovanie modulovaného signálu, určeného zvolenými parametrami prenosovej funkcie. Vo všeobecnosti prenosová funkcia PLL v režime FM, na rozdiel od (2) pre demoduláciu,

Do FM (p) \u003d D w out / u in \u003d,

kde K 0 = t 0 K Pri použití podielového fondu

K FM (p) \u003d (pK 0 + p 2 K 0 t f) / (1 + pt 0 + p 2 t 0 t f); (9)

K FM * (p) \u003d pK 0 / (1 + pt 0 + p 2 t 0 t f), (10)

Podľa toho na zachytenie FM signálu z hlavného a prídavného výstupu PIF (obr. 6b). Funkcia (9) je súhrnnou funkciou PF a HPF a funkcia (10) je funkciou PF. Druhá možnosť snímania signálu je vhodnejšia pre úzkopásmové modulované signály.

Ryža. 7

frekvenčné filtre. Na obr. 7a znázorňuje schému PLL systému s frekvenčným filtrovaním napätia uin a na obr. 7b - s frekvenčným filtrovaním zmeny modulačnej frekvencie Dwin ako súčasť FM signálu. Oba filtre majú rovnakú prenosovú funkciu

Kf (p) = 1/,

čo je funkcia LPF pri použití IF a celková funkcia LPF a PF - pri použití PIF a PI. Okrem toho, prvý z filtrov (obr. 7a) možno použiť so snímaním signálu z prídavných výstupov PIF a PI, pre ktoré sú implementované funkcie LPF a PF.

Fázový menič. Závislosť konštantného fázového rozdielu na vstupe PD od prevádzkového režimu systému PLL je znázornená vyššie (obr. 5a,b). V súlade s tým pri snímaní signálu z výstupu UG, ako je znázornené na obr. 7b, je možné získať fázový posun výstupného signálu, napríklad jo = p/2 alebo -p/2 (kvadratúrny fázový posun). Uhol j 0 = p /2 sa získa voľbou PD charakteristiky na obr. 2d, a j0 = -p/2 - s „prepólovaním“, napríklad zdroje E a -E. Možné sú aj iné uhly.

Frekvenčný multiplikátor. Násobenie frekvencie pomocou PLL sa dosiahne zahrnutím frekvenčného deliča „:N“ do spätnoväzbovej slučky, ako je znázornené na obr. 7. storočie Frekvencia na výstupe VG, ktorá je výstupom multiplikátora, sa rovná w out \u003d w 0 N, kde N je deliaci faktor deliča. Vo frekvenčných syntetizátoroch je na vstupe PLL dodatočne zahrnutý frekvenčný delič „:R“ (nie je znázornený na obr. 7c). Výsledkom je, že w 0 = w v /R a w out = w v N/R, kde R je deliaci faktor deliča „:R“. Kombinované použitie deličov ":R" a ":N" (s programovateľnými deliacimi pomermi) poskytuje frekvenčnú syntézu v širokom rozsahu a s vysokým rozlíšením.

Zavedením frekvenčného deliča do obvodu spätnej väzby sa zvýši zotrvačnosť PLL: t 0 = N/K PD K F K UG. Zotrvačnosť sa dá znížiť zavedením dodatočného zosilnenia, ktoré bude kompenzovať vplyv N, ale existuje aj iný spôsob. Vo frekvenčných syntetizátoroch, ako je uvedené vyššie, sa používajú frekvenčné deličy typu „Integer-N“ alebo „Fractional-N“. Ten je na rozdiel od prvého charakterizovaný zlomkovými číslami koeficientu N. Preto môžu byť hodnoty N pre „Zlomkové-N“ menšie (napríklad N = 10,25 namiesto 1025 pre „Integer-N“ ) so zodpovedajúcim väčším (v tom istom 100-krát) w 0 . S menšou hodnotou N bude menší vplyv na to a s príslušne väčšou hodnotou w0 sa uľahčia podmienky na filtrovanie PD signálu na vstupe HS.

Násobenie frekvencie je možné realizovať aj v systéme PLL s DDS syntetizátorom ako frekvenčným deličom, ale na nižších frekvenciách. Ak pre syntetizátor ADF4113 (s „Integer-N“) sú syntetizované frekvencie až 3,7 GHz, potom pre frekvenčný multiplikátor so syntetizátorom AD9852 DDS je to až 300 MHz. Násobenie frekvencie sa niekedy kombinuje s frekvenčnou moduláciou (kľúčovaním), ako napríklad v čipe transceivera AD6411. Všimnite si, že pri násobení frekvencie FM signálu sa násobí nielen frekvencia nosnej vlny, ale aj frekvenčná odchýlka.

Ryža. osem

Frekvenčná konverzia s fázovou slučkou. Na obr. Obrázok 8a ukazuje schému PLL systému so zabudovaným frekvenčným meničom obsahujúcim „X“ mixér a BPF pásmový filter naladený na frekvenčný rozdiel w 0 = w 1 – w 2 (čip AD6411). Vstupná hodnota je w 1 + D w in s nosnou w 1 a na výstupe je napätie u out. Ide o frekvenčný demodulátor, v ktorom demodulácii predchádza frekvenčná konverzia. Charakteristickým rysom zariadenia, na rozdiel od bežného zaradenia prevodníka a demodulátora (bez spätnej väzby), je automatické dolaďovanie systému na rozdielovú frekvenciu w 0 . Nastavuje sa ako riadiaca veličina na vstupe PD.

Uvažované zariadenie je možné použiť nielen na demoduláciu, ale aj na frekvenčnú konverziu bez odstránenia demodulačného signálu. V tomto prípade je w2 konvertovaná nosná a signál sa odoberá z výstupu CG, ako je znázornené na obr. 8b. Prenosová funkcia demodulátora na obr. 8a

K BH (p) \u003d K 0 /, (11)

kde k Ф (p) ak PF (p) sú premenné multiplikátory prenosových funkcií Ф a PF a K 0 = 1/K UG. V najjednoduchšom prípade, ak je PF druhého rádu s k PF (p) = ap/(1 + ap + bp 2),

K BH (p) \u003d K 0 /

je funkcia LPF, ktorej poradie je znížené o jednotku v dôsledku násobiteľa ap v čitateli funkcie PF. Výraz pre prenosovú funkciu meniča je rovnaký ako pre demodulátor, ale s K0 = 1.

Kvadratúrna modulácia s fázovým zámkom. Na obr. 8c znázorňuje schému kvadratúrneho modulátora na báze PLL používaného v rádiových komunikačných systémoch GSM a DCS (čip AD6523). Slučka systému PLL zobrazuje kvadratúrny modulátor „Mod.“, na vstupe ktorého je frekvenčný menič „X“. Prenosová funkcia modulátora na obr. 8v

K mod (p) = D w out / u in = K mod /, (12)

kde K mod \u003d D w mod / u in - zisk modulátora „Mod.“. Ak je v systéme pásmová priepusť, je to dodatočne zohľadnené v (12) ako (11).

Upozorňujeme na nasledujúci zaujímavý fakt. V systémoch na obr. 8 sú použité zmiešavače a modulátor, čo sú násobiče signálu, a teda sú to nelineárne prvky (ako v skutočnosti fázový detektor). Ale pre frekvencie a fázy tých istých signálov sú to sčítačky alebo odčítačky. Výsledkom je, že pre variáciu frekvencie sú mixér a modulátor lineárne prvky.

Aplikácia systému PLL nie je obmedzená na uvedené príklady. Akýkoľvek systém, ktorého činnosť je založená na slučke fázového závesu, je teda systémom PLL v tej či onej forme. Komponenty vyššie uvedených výrobcov sú typickými príkladmi aplikácie systému PLL. Komponenty využívajúce systém PLL sú rôznorodé a majú vysoké špecifikácie.

Literatúra

1. Fázové blokovacie systémy s diskretizačnými prvkami / Ed. V.V. Shahgildyan. - M.: Rádio a spoje. - 1989.
2. Fomin A.A. a iné analógové a digitálne merače a demodulátory synchrónnej fázy. - M.: Rádio a spoje. - 1987.
3. Levin V.A. a iné.Frekvenčné syntetizátory so systémom pulzno-fázového samoladenia. - M.: Rádio a spoje. - 1989.
4. Curtin M., O'Brien P. Fázovo uzamknuté slučky pre vysokofrekvenčné prijímače a vysielače // Analog Dialogue, Analog Devices, 1999, Vol. 33, č. 3, 5, 7.
5. Fague D. OthelloTM: Nová súprava rádiových čipov s priamou konverziou eliminuje fázy IF // Analog Dialogue, Analog Devices, 1999, Vol. 33, č. desať.
6. Transceiver Golub V. GJRF10 od Gran Jansen AS // Chip News. - 1998. - č. 4. - S. 30–32.
7. Moshits G., Horn P. Návrh aktívnych filtrov. - M.: Mir. - 1984.
8. Golub V.S. Okamžitá a priemerná frekvencia kmitov a integrácia modulátorov FM a PFM // Rádiotechnika. - 1982. - v. 37. - č. 9. - S. 48–50.
9. Golub V. Pohľad na sigma-delta ADC // Chip News. - 1999. - č. 5. - S. 23–27 (v znení novely č. 8, s. 48).
10. Technical Brief SWRA029: Základy PLL zlomkov/celočíselné hodnoty / C.Barrett. - Texas Instruments, august 1999.
11. Golub V.S. Ekvivalentný obvod systému PLL // Izv. univerzity. Rádioelektronika. - 1994. - v. 37. - č. 8. - S. 54–58.

Phase-Locked Loop (PLL) je veľmi dôležitá a užitočná jednotka, vyrábaná ako samostatný integrovaný obvod mnohými výrobcami. PLL obsahuje fázový detektor, zosilňovač a napäťovo riadený oscilátor (VCO) a je kombináciou analógového a Digitálna technológia v jednom balíku. Pozrime sa ďalej na využitie PLL na dekódovanie tónov, demoduláciu AM a FM signálov, frekvenčné násobenie, frekvenčnú syntézu, pulznú synchronizáciu signálov zo zašumených zdrojov (napríklad magnetickej pásky) a obnovu " čisté“ signály.

Existuje tradičná anti-PLL zaujatosť, čiastočne kvôli obtiažnosti implementácie PLL na diskrétnych komponentoch a čiastočne kvôli pochybnostiam o jej spoľahlivej prevádzke.

Ryža. 9,67. Obvod fázovej slučky.

S príchodom lacných a ľahko použiteľných PLL bola prekonaná prvá prekážka ich širokého využitia. Pri správnom návrhu a správnom používaní sa PLL stanú rovnako spoľahlivými obvodovými prvkami ako operačné zosilňovače alebo klopné obvody.

Na obr. Obrázok 9.67 znázorňuje klasický PLL. Fázový detektor je zariadenie, ktoré porovnáva dve vstupné frekvencie a generuje výstupný signál úmerný ich fázovému rozdielu (ak sa napríklad frekvencie líšia, potom sa na výstupe objaví periodický signál na rozdielovej frekvencii). Ak sa nerovná , potom filtrovaný a zosilnený signál fázovej chyby ovplyvní frekvenciu VCO a zmení ju v smere . Za normálnych podmienok sa VCO rýchlo „uzamkne“ na frekvenciu a udržiava konštantný fázový posun vzhľadom na vstupný signál.

Keďže filtrovaný výstup fázového detektora je jednosmerný signál a riadiaci vstup je mierou VCO vstupnej frekvencie, je zrejmé, že PLL možno použiť na detekciu FM a dekódovanie tónov (používa sa pri digitálnom prenose po telefónnych linkách). Výstup VCO je lokálny frekvenčný signál, takže výstup VCO je čistý referenčný signál, ktorý môže obsahovať šum. Pretože výstupný signál VCO môže mať akýkoľvek tvar (trojuholníkový, sínusový atď.), umožňuje vám to vytvoriť, povedzme, sínusový signál, synchronizovaný so vstupným sledom impulzov.

V jednej bežnej aplikácii je PLL zapojený medzi výstup VCO a fázový detektor s modulo počítadlom, čím sa poskytuje násobenie vstupnej referencie frekvencie. Ide o ideálnu metódu generovania hodinových impulzov pri násobkoch sieťovej frekvencie na integráciu ADC (dvojstupňové a vyrovnávanie náboja) s úplným potlačením šumu sieťovej frekvencie a jej harmonických. Takéto obvody sú hlavné pri konštrukcii frekvenčných syntetizátorov.

komponenty PLL.

Najjednoduchším fázovým detektorom je detektor typu 1 (digitálny), čo je jednoduché XOR hradlo (obrázok 9.68). Na obrázku je znázornená závislosť výstupného napätia od fázového rozdielu pri použití dolnopriepustného filtra a pravouhlého vstupného priebehu s pracovným cyklom 50 %. Fázový detektor typu 1 (lineárny) má podobné výstupné napätie v porovnaní s fázovým rozdielom, hoci jeho obvod je "štvorkvadrantový multiplikátor", tiež známy ako "vyvážený zmiešavač". Vysoko lineárne fázové detektory tohto typu sú široko používané pri synchrónnej detekcii, o ktorej uvažujeme v kap. 15.15.

Fázový detektor typu 2 je citlivý len na polohu hrán signálu a vstupného VCO, ako je znázornené na obr. 9,69.

Ryža. 9,68. Fázový detektor (typ 1), vyrobený podľa schémy XOR.

Obvod fázového komparátora generuje buď oneskorené alebo zvodové výstupné impulzy v závislosti od toho, kedy nastanú logické prechody výstupného signálu VCO, po alebo pred prechodmi referenčného signálu. Šírka týchto impulzov sa rovná časovému intervalu medzi príslušnými okrajmi, ako je znázornené na obrázku. Počas pôsobenia týchto impulzov výstupný obvod buď odvádza alebo vydáva prúd a v intervaloch medzi impulzmi je v otvorenom stave, čím sa vytvára vzťah medzi výstupným napätím a fázovým rozdielom znázorneným na obr. 9,70. Proces je úplne nezávislý od pracovného cyklu vstupných impulzov, na rozdiel od situácie s fázovým komparátorom typu 1 diskutovaným vyššie. Ďalšou atraktívnou vlastnosťou tohto fázového detektora je, že výstupné impulzy úplne zmiznú, keď sú dva signály synchronizované. To znamená, že na výstupe nie je žiadne „vlnenie“, ktoré spôsobuje periodickú fázovú moduláciu v slučke, ako je to v prípade fázového detektora typu 1.

Ryža. 9,69. Fázový detektor (typ 2) lead-lag, pracujúci "na frontoch".

Porovnajme vlastnosti dvoch hlavných typov fázových detektorov:

Medzi týmito dvoma typmi fázových detektorov je ešte jeden rozdiel. Detektor typu 1 vždy generuje výstupný priebeh, ktorý musí byť potom filtrovaný filtrom riadiacej slučky (viac o tom neskôr). Fázový detektor PLL typu 1 teda obsahuje slučkový filter, ktorý funguje ako dolnopriepustný filter na vyhladenie logického výstupu s plnou amplitúdou. V takomto obvode vždy existuje nejaké zvyškové zvlnenie, a teda periodické zmeny fázy. V obvodoch, kde sa PLL používa na násobenie frekvencie alebo frekvenčnú syntézu, sa k výstupnému signálu pridávajú aj „bočné pásma fázovej modulácie“ (pozri časť 13.18).

Fázový detektor typu 2 na druhej strane generuje výstupné impulzy iba vtedy, keď existuje fázový rozdiel medzi referenčným signálom a signálom VCO. Pretože výstup fázového detektora by sa inak javil ako otvorený obvod, kondenzátor slučkového filtra funguje ako prvok na ukladanie napätia, ktorý udržiava napätie, ktoré udržuje požadovanú frekvenciu VCO. Ak frekvencia referenčného signálu „klesne“, potom fázový detektor generuje sériu krátkych impulzov, ktoré nabíjajú (alebo vybíjajú) kondenzátor na nové napätie potrebné na to, aby sa VCO vrátil späť do synchronizácie.

Generátory riadené napätím. Dôležitou súčasťou PLL je oscilátor, ktorého frekvenciu je možné ovládať pomocou výstupu fázového detektora. Niektoré integrované obvody PLL obsahujú VCO (ako napríklad 565 riadkový prvok a 4046 CMOS prvok). Okrem toho sú v tabuľke uvedené samostatné integrované obvody VCO. 5.4. Zaujímavou triedou VCO sú sínusové výstupné prvky (8038, 2206 atď.), pretože umožňujú generovať čistú sínusovú vlnu, synchronizovanú so vstupným priebehom „strašidelného“ typu. Ďalšou triedou VCO, ktoré stojí za zmienku, sú napätie na frekvenciu, ktoré sú zvyčajne navrhnuté pre optimálnu linearitu; majú spravidla miernu maximálnu frekvenciu (do 1 MHz) a generujú impulzy s logickými úrovňami (pozri časť 5.15).

Majte na pamäti, že frekvencia VCO nie je obmedzená rýchlosťou logických obvodov. Môžete napríklad použiť rádiofrekvenčné generátory ladené pomocou varaktora (diódy s premenlivou kapacitou) (obr. 9.71).

Ak by sme túto myšlienku posunuli ešte o krok ďalej, dalo by sa dokonca použiť prvok, ako je reflexný klystron, mikrovlnný (gigahertzový) generátor, elektricky vyladený zmenou napätia na reflektore. Samozrejme, PLL využívajúce takéto oscilátory by vyžadovalo RF fázový detektor.

Frekvencia vs. napäťová odozva PLL VCO nemusí byť vysoko lineárna, ale ak je vysoko nelineárna, zisk v slučke sa bude meniť s frekvenciou signálu a bude potrebné zachovať väčšiu stabilitu.