Konvertuesi dixhital në analog. .

Këto pajisje janë "përçues" ndërmjet analoge Dhe dixhitale botët e energjisë elektrike.

Përfundimi është se sensorët, motorët, dritat dhe shumë pajisje të tjera përdorin sinjal analog, që është, për shembull, një tension me një nivel nga 0V në 12V, ndërsa FPGA dixhitale, mikrokontrolluesit dhe çipat kërkojnë nivele konstante të tensionit, për shembull 0V dhe 5V, që përfaqësojnë logjike 0 dhe 1 përkatësisht.

Shembull 1. DAC

Le të imagjinojmë se na është dhënë detyra për të kontrolluar ndriçimin e një LED:

• 10 nivele (gradacionet) Shkëlqimi LED
• Tensioni maksimal me LED 9V
• kontrollohet duke përdorur një mikrokontrollues dhe dy butona "+1 niveli i ndriçimit", "-1 niveli i ndriçimit"

Pra, LED funksionon me një tension nga 0 në 9 V. Nuk është e vështirë të merret me mend se 10 gradacione të ndriçimit janë 10 nivele të tensionit që aplikojmë në LED - 0V, 1V, ..., 9V

Mikrokontrolluesi nxjerr tension ose 0V ose 5V. Por jo 1B, 3B, 4B ose 9B. Por mikrokontrolluesi ka shumë logjike kunjat me të cilat mund të lidhemi DAC y dhe konvertohet logjika në sinjal analog.

U konvertues dixhital në analog ka, për shembull, 4 kunja hyrëse për lidhjen e sinjaleve logjike dhe 2 kunja për dalje analoge tension nga 0 në 15 V - terminalet "+" dhe "-".

Këtu është puna juaj DAC a: kur ushqehemi me të 4 këmbët logjike 1, pastaj niveli i tensionit analoge sinjali i daljes është maksimal ( 15 V në rastin tonë), kur furnizojmë 0 - minimale, që është 0V

Tani vjen pjesa argëtuese. Në çdo kunj hyrëse DAC por ka një “peshë” për sinjalin e daljes. Për shembull, kunja e sipërme "peshon" 8 V (d.m.th., nëse aplikojmë logjikën 1 vetëm në pinin e parë, atëherë do të marrim 8V në dalje), tjetra më poshtë është 4B, tjetra është 2B dhe e fundit më poshtë është 1B. Tani shtoni këto numra dhe merrni 15 V.

Duhet të marrim nivelet 0B, 1B, 2B, 3B, 4B, 5B, 6B, 7B, 8B dhe 9B.

Kjo do të thotë se inputet DAC ju duhet të dorëzoni kodet në përputhje me tabelën e mëposhtme

Butonat "+1 niveli i ndriçimit", "-1 niveli i ndriçimit" do të shtojnë ose zbresin 1 njësi nga dalja dixhitale sinjali i mikrokontrolluesit. Ky sinjal do të dërgohet në hyrje DAC. Dilni DAC do të lidhet me LED. Misioni i kryer!

Shembulli 2. ADC

Konvertuesi analog në dixhitalpunon në parimin e kundërt. Ne aplikojmë një nivel të ndryshimit të tensionit në hyrje, dhe në dalje marrim logjikën (copa) +5V dhe 0V, ose logjike 1 dhe 0

Le të vendosim detyrën e marrjes së leximeve nga sensori i temperaturës:

• sensori tregon temperaturën nga 0C deri në 30C
• në 0C sensori nxjerr 0V, në 30C nxjerr 15V
• sinjali duhet të merret nga mikrokontrolluesi në formë dixhitale (logjike 1 dhe 0, tension +5V dhe 0V)

ADC ka dy kunja hyrëse për marrjen e një sinjali të tensionit analog, për shembull, nga 0 në 15 V dhe, në rastin tonë, 4 kunja për daljen sinjal logjik dixhital. Kjo është, një sinjal kodi paralel katër-bitësh.

Ne e lidhim daljen nga sensori ynë me hyrjen analoge ADC, dhe daljen dixhitale me katër bit nga ADC lidheni me mikrokontrolluesin. Dhe ne marrim lexime nga sensori në formë dixhitale në mikrofon. Të dhënat në proces do të korrespondojnë me tabelën e mëposhtme.

Një konvertues analog-në-dixhital është një pajisje e krijuar për të kthyer një sasi fizike që ndryshon vazhdimisht me kalimin e kohës në vlerat e saj ekuivalente të kodit dixhital. Sasia analoge mund të jetë tension, rrymë, zhvendosje këndore, presion gazi etj.

Procesi i konvertimit nga analog në dixhital përfshin ekzekutimin sekuencial të operacioneve të mëposhtme (Fig. 13.5):

Një mostër e vlerave të vlerës origjinale analoge në disa momente të dhëna në kohë, d.m.th. kampionimi i sinjalit në kohë,

Kuantizimi (rrumbullakimi i vlerës së konvertuar në disa vlera të njohura) të vlerës së vlerës analoge të përftuar në momente diskrete në kohë sipas nivelit,

Kodimi është zëvendësimi i vlerave kuantike të gjetura me disa kode numerike.

Oriz. 13.5. Parimi i konvertimit nga analog në dixhital.

Gabimi i ADC-së integruese përcaktohet kryesisht nga ndryshimi i pjerrësisë së tensionit të rampës, i cili përcaktohet nga konstanta kohore e integruesit RC (gjeneratori i tensionit të rampës). Nën ndikimin e faktorëve të jashtëm destabilizues, veçanërisht të temperaturës, ndryshon konstanta kohore, dhe për rrjedhojë edhe pjerrësia e tensionit të dhëmbit të sharrës, gjë që çon në gabime të konsiderueshme të konvertimit. Prandaj, aktualisht, parimi i integrimit të dyfishtë përdoret për të ndërtuar ADC integruese.

Parimi i funksionimit ADC me integrim të dyfishtë qëndron në faktin se së pari, gjatë një intervali kohor të caktuar fiks T 1, integrohet vlera analoge e konvertuar U x dhe më pas integrohet tensioni referues (referencial) i polaritetit të kundërt U op. Intervali kohor T 2 është proporcional me vlerën e konvertuar U x.

Figura 13.11. Blloku i një ADC me integrim të dyfishtë (a) dhe diagrami i kohës së funksionimit të tij (b) Në të vërtetë, gjatë intervalit kohor T 1, voltazhi në daljen e integratorit ndryshon sipas një ligji linear:

Gjatë intervalit kohor T 2, voltazhi i daljes në daljen e integratorit ndryshon nga Uout.int.max në 0, d.m.th.

Prandaj,

Kështu, intervali kohor T 2 varet nga vlera konstante T 1 /U op dhe ndryshorja U x dhe nuk varet nga parametrat e integratorit. Kjo mund të shihet në grafikun e paraqitur në Fig. 13.12.

Figura 13.12. Tensioni në daljen e integratorit në një konstante kohore τ 1 = R 1 * C 1 (1) dhe në τ 2 = R 2 * C 2 (1) ADC me integrim të dyfishtë siguron saktësi të lartë të konvertimit në kushtet e zhurmës industriale në një zonë të gjerë diapazoni i temperaturës dhe përdoret gjerësisht në teknologjinë matëse dhe sistemet e automatizuara të kontrollit.

Për shembull, baza e të gjithë multimetrave është një ADC me integrim të dyfishtë, i bërë në një mikroqark K572PV2 ose K572PV5. IC-të janë pothuajse identike, por i pari funksionon në tregues LED, dhe i dyti funksionon në tregues LCD.

Mikroqarku K572PV2, së bashku me një burim tensioni referencë, disa rezistorë dhe kondensatorë, kryen funksionet e një ADC me integrim të dyfishtë me zero automatike të op-amp dhe përcaktimin e polaritetit të sinjalit të hyrjes.

Parametrat kryesorë teknikë të IC:

Kapaciteti shifror - 3.5 shifra dhjetore,

Impedanca e hyrjes - 50 Mohm,

Tensioni i hyrjes - ±1,999Uop(V),

Shpejtësia - (2-9) Hz,

Konsumi aktual - 1.8 mA

Tensioni i furnizimit - 9V.

Figura 13.13. IC K572PV2 (a) dhe tensioni i daljes në daljen e gjeneratorit (b)

Funksionimi i IC ndodh nën ndikimin e pulseve të orës nga gjeneratori i brendshëm i pulsit në tre faza:

Në fazën e parë T 1, që zgjat 4000 perioda f ti, tensioni U x është i integruar,

Në fazën e dytë, që zgjat nga 0 deri në 8000 perioda, f ti, integrohet tensioni i referencës U op dhe

Në fazën e tretë, që zgjat nga 4000 deri në 12000 f ti perioda, amplifikuesi i funksionimit vendoset automatikisht në zero.

I gjithë cikli i konvertimit zgjat 16,000 cikle ore.

ADC me shumë kanale përdoren gjerësisht për të kthyer disa sasi analoge të të njëjtit lloj. ADC të tilla përfshijnë një ndërprerës analog dhe një nga ADC-të e diskutuara më sipër.

Figura 13.14. ADC me shumë kanale

Konvertimi ndodh në mënyrë sekuenciale parametër pas parametër. Një ndërprerës analog lidh në mënyrë alternative të gjitha sinjalet hyrëse me hyrjen ADC përmes një amplifikatori.

Për lehtësi, artikulli do të ndahet në 2 pjesë.

Pjesa I

ADC ose konvertim analog në dixhital.

Në pajisjet analoge, tingulli analog ka formën e një sinjali elektrik të vazhdueshëm, nga ana tjetër, funksionon vetëm me të dhëna dixhitale; Prandaj, zëri në kompjuter është dixhital.

Unë mendoj se ju tashmë keni një konfuzion midis "tingujve". Për të shmangur ndonjë keqkuptim, le të shqyrtojmë se çfarë është audio dixhitale dhe si konvertohet analoge “në dixhitale”.

Audio dixhitale- një metodë e paraqitjes së një sinjali audio përmes vlerave numerike diskrete të amplitudës së tij.

Si zakonisht, do të përpiqem të shpjegoj gjithçka në një mënyrë më të thjeshtë. Do ta përsëris veten pak.

Një valë zanore është një funksion kompleks që përshkruan varësinë e amplitudës së saj nga koha.

Për të dixhitalizuar këtë valë, është e nevojshme të përshkruhet ajo, duke ruajtur një vlerë diskrete për pika të veçanta.

Vlera e amplitudës së valës së zërit duhet të matet në çdo pikë kohore dhe vlera që rezulton duhet të shkruhet në formën e numrave. Por, për shkak të pamundësisë së regjistrimit të vlerave të amplitudës me saktësi 100%, ato duhet të regjistrohen në formë të rrumbullakosur. E cila, si pasojë, sjell shtrembërim të lehtë të sinjalit origjinal. Me fjalë të tjera, ky funksion do të përafrohet përgjatë boshteve të amplitudës dhe koordinatave kohore.

Siç mund ta shihni, procesi i dixhitalizimit të sinjalit përbëhet nga dy faza.

1.Së pari - kampionimi (kampionimi)

2.E dyta - kuantizimi.

Marrja e mostrave- procesi i marrjes së vlerave të vlerave të sinjalit të konvertuar në intervale të caktuara kohore. Me fjalë të tjera, është si "marrja e mostrave" të një sinjali sipas vlerave të dhëna.

Kuantizimi- është procesi i zëvendësimit të vlerave të marra të amplitudës së sinjalit me saktësinë më të përafërt.

Siç u përmend më lart, kur konvertoni një sinjal, duhet të rrumbullakosni vlerat për shkak të pamundësisë së regjistrimit të vlerës së amplitudës "reale" me saktësi ideale (në thelb të pafund). Për këtë, kompjuterët do të kishin nevojë për një sasi më të madhe RAM (më shumë se 1 TB), dhe është e mundur të rafinohet deri në pafundësi, e cila, si pasojë, sjell krijimin e RAM-it me një sasi të pafundme memorie.

Saktësia e rrumbullakimit ndikohet nga niveli i kuantizimit (ose thellësia e bitit të kuantizimit). Sa më i madh të jetë numri i niveleve, aq më e vogël rrumbullakoset vlera e amplitudës, gjë që rezulton në një gabim më të vogël.

Bazuar në sa më sipër, tashmë mund të konkludojmë se dixhitalizimi i një sinjali përfshin regjistrimin e amplitudës së një valë zanore në intervale të caktuara kohore dhe regjistrimin e rezultatit me një sasi minimale gabimi.

Një tjetër përfundim sugjeron vetë. Sa më e lartë të jetë frekuenca e kampionimit dhe thellësia e bitit të kuantizimit, aq më i saktë është përshkrimi i sinjalit të marrë.

Cilësia varet drejtpërdrejt nga parametrat e zgjedhur për dixhitalizim. Këto janë frekuenca e kampionimit (e shprehur në KHz) dhe thellësia e bitit (e shprehur në Bit).

Me fjalë të tjera, sa më e lartë të jetë thellësia e bitit dhe frekuenca e kampionimit, aq më e lartë është cilësia e sinjalit dhe aq më i madh është vëllimi i të dhënave të dixhitalizuara. Prandaj, këtu duhet të kërkoni "mesataren e artë" midis peshës dhe cilësisë.

Teorema e Kotelnikov (në literaturën angleze - teorema Nyquist-Shannon ose teorema e kampionimit) thotë se nëse një sinjal analog ka një spektër të kufizuar (me gjerësi të kufizuar), atëherë ai mund të restaurohet në mënyrë unike dhe pa humbje nga mostrat e tij diskrete të marra me një frekuencë. rreptësisht më e madhe se dyfishi i frekuencës së sipërme.

Në "përkthimin në gjuhën normale njerëzore", për të marrë informacionin më të plotë rreth tingullit, le të themi në diapazonin e frekuencës deri në 22,000 Hz, kërkohet kampionimi me një frekuencë prej të paktën 44,1 kg.

Kjo sugjeron që nuk ka asnjë pikë për të ndjekur shkallët e larta të kampionimit, pasi frekuenca prej 44.1 kHz mbulon të gjithë gamën e frekuencave që një person mund të dëgjojë, dhe madje edhe pak më të lartë.

Pjesa II

Konvertimi dixhital në analog.

Për të qenë në gjendje të dëgjoni tingullin pas dixhitalizimit, ai duhet të kthehet përsëri në analog.

Sinjali analog mund të përpunohet nga amplifikatorët dhe pajisjet e tjera analoge dhe të riprodhohet nga sistemet e altoparlantëve.

Konverton një sinjal dixhital në konvertues analog - dixhital në analog (DAC). Procesi i konvertimit është një procedurë e kundërt ADC.

Sistemet moderne riprodhojnë dhe regjistrojnë zërin përmes një ndërfaqe audio, detyra e së cilës është të futë dhe nxjerrë informacion audio, d.m.th. Kjo është një pajisje për konvertimin e një sinjali analog në një sinjal dixhital dhe anasjelltas.

Funksionimi i ndërfaqes audio mund të shpjegohet në terma më të thjeshtë.

Së pari, tingulli analog i hyrjes hyn në hyrjen analoge (ose mikser), pas së cilës ai dërgohet në ADC, i cili e quantizon dhe e bën mostrën e tij. Rezultati është një sinjal audio dixhital që kalon përmes autobusit në kompjuter dhe merret audio dixhitale .

Gjatë nxjerrjes së informacionit audio, ndodh një proces i ngjashëm, vetëm në drejtim të kundërt. Rrjedha e të dhënave kalon përmes një DAC, i cili konverton numrat që përcaktojnë amplituda e sinjalit në një sinjal elektrik - analog.

Skematikisht, gjithçka duket siç tregohet në Fig. 1

Dua të vërej se nëse ndërfaqja audio është e pajisur me një ndërfaqe për shkëmbimin e të dhënave dixhitale, atëherë kur punoni me audio dixhitale, asnjë nga blloqet e tij analoge nuk është i përfshirë - kështu, duke anashkaluar konvertuesit, do ta mbani tingullin pothuajse ashtu siç është është.

Artikulli përshkruan dizajnin dhe parimet e funksionimit të konvertuesve analog në dixhital të llojeve të ndryshme, si dhe karakteristikat e tyre kryesore të treguara nga prodhuesit në dokumentacion.

Konvertuesi analog në dixhital (ADC) është një nga komponentët elektronikë më të rëndësishëm në pajisjet matëse dhe testuese. ADC konverton tensionin (sinjalin analog) në kod, mbi të cilin mikroprocesori dhe softueri kryejnë veprime specifike. Edhe nëse punoni vetëm me sinjale dixhitale, ka shumë të ngjarë që përdorni një ADC si pjesë e një oshiloskopi për të zbuluar karakteristikat e tyre analoge.

Ekzistojnë disa lloje bazë të arkitekturës ADC, megjithëse ka gjithashtu shumë ndryshime brenda secilit lloj. Lloje të ndryshme të pajisjeve matëse përdorin lloje të ndryshme ADC. Për shembull, një oshiloskop dixhital përdor një shkallë të lartë kampionimi, por nuk kërkon rezolucion të lartë. Multimetrat dixhitalë kërkojnë rezolucion më të madh, por mund të sakrifikojnë shpejtësinë e matjes. Sistemet e marrjes së të dhënave për qëllime të përgjithshme zakonisht bien midis oshiloskopëve dhe multimetrave dixhitalë në shpejtësinë dhe rezolucionin e mostrës. Ky lloj pajisje përdor ADC-të e përafrimit të njëpasnjëshëm ose ADC-të sigma-delta. Ekzistojnë gjithashtu ADC paralele për aplikacionet që kërkojnë përpunim të sinjalit analog me shpejtësi të lartë dhe integrimin e ADC me rezolucion të lartë dhe reduktim të zhurmës.

Në Fig.1. aftësitë e arkitekturave kryesore ADC tregohen në varësi të rezolucionit dhe frekuencës së kampionimit.

Oriz. 1. Llojet ADC - rezolucioni në varësi të frekuencës së kampionimit

ADC paralele

Shumica e oshiloskopëve me shpejtësi të lartë dhe disa instrumente testimi me frekuencë të lartë përdorin ADC paralele për shkak të normave të tyre të larta të konvertimit, të cilat mund të arrijnë 5G (5 x 10 9) mostra/sek për pajisjet standarde dhe 20 G mostra/sek për dizajnet origjinale. Zakonisht ADC-të paralele kanë një rezolucion deri në 8 bit, por versionet 10-bit janë gjithashtu të disponueshëm.

Oriz. 2. Konvertimi paralel ADC

Oriz. 2 tregon një bllok diagram të thjeshtuar të një ADC paralel 3-bit (për konvertuesit me rezolucion të lartë, parimi i funksionimit është i njëjtë). Ai përdor një grup krahasues, secila prej të cilëve krahason tensionin e hyrjes me një tension referencë individuale. Ky tension referencë për çdo krahasues është formuar në një ndarës rezistent preciz të integruar. Tensionet e referencës fillojnë me gjysmën e shifrës më pak të rëndësishme (LSB) dhe rriten me secilin krahasues në rritje prej V REF /2 3 . Si rezultat, një ADC 3-bit kërkon 2 3 -1 ose shtatë krahasues. Dhe, për shembull, për një ADC paralel 8-bit, do të kërkohen 255 (ose (2 8 -1)) krahasues.

Ndërsa tensioni i hyrjes rritet, krahasuesit vendosin në mënyrë sekuenciale daljet e tyre në një logjike në vend të një zero logjike, duke filluar me krahasuesin përgjegjës për bitin më pak të rëndësishëm. Ju mund të mendoni për konvertuesin si një termometër me merkur: ndërsa temperatura rritet, kolona e merkurit rritet. Në Fig. 2, voltazhi i hyrjes bie në intervalin midis V3 dhe V4, kështu që 4 krahasuesit e poshtëm kanë një "1" në dalje, dhe tre krahasuesit e sipërm kanë një "0" në dalje. Dekoderi konverton fjalën dixhitale (2 3 -1) bit nga daljet e krahasuesve në një kod binar 3-bit.

ADC-të paralele janë pajisje mjaft të shpejta, por ato kanë të metat e tyre. Për shkak të nevojës për të përdorur një numër të madh krahasues, ADC-të paralele konsumojnë energji të konsiderueshme dhe janë jopraktike për aplikacionet me bateri.

Kur nevojitet rezolucion 12, 14 ose 16-bit dhe nuk kërkohet shpejtësi e lartë e konvertimit dhe çmimi i ulët dhe konsumi i ulët i energjisë janë faktorët përcaktues, zakonisht përdoren ADC-të e përafrimit të njëpasnjëshëm. Ky lloj ADC përdoret më shpesh në një sërë sistemesh instrumentesh dhe përvetësimi të të dhënave. Aktualisht, ADC-të e përafrimit të njëpasnjëshëm bëjnë të mundur matjen e tensionit me një saktësi deri në 16 bit me një frekuencë kampionimi nga 100K (1x10 3) në 1M (1x10 6) mostra/sek.

Oriz. 3 tregon një bllok diagramë të thjeshtuar të një ADC të përafrimit të njëpasnjëshëm. Ky lloj ADC bazohet në një regjistër të veçantë të përafrimit të njëpasnjëshëm. Në fillim të ciklit të konvertimit, të gjitha daljet e këtij regjistri vendosen në 0 logjike, me përjashtim të bitit të parë (më të rëndësishëm). Kjo gjeneron një sinjal në daljen e konvertuesit të brendshëm dixhital në analog (DAC), vlera e të cilit është e barabartë me gjysmën e diapazonit të hyrjes së ADC. Dhe dalja e krahasuesit kalon në një gjendje që përcakton ndryshimin midis sinjalit në daljen DAC dhe tensionit të matur të hyrjes.

Oriz. 3. Përafrimi i njëpasnjëshëm ADC

Për shembull, për një ADC me përafrim të njëpasnjëshëm 8-bit (Fig. 4), daljet e regjistrit vendosen në "10000000". Nëse tensioni i hyrjes është më pak se gjysma e intervalit të hyrjes ADC, atëherë dalja e krahasuesit do të jetë logjike 0. Kjo udhëzon regjistrin e përafrimit të njëpasnjëshëm të kalojë daljet e tij në gjendjen "01000000", e cila do të ndryshojë përkatësisht tensionin e daljes nga DAC i furnizohet krahasuesit. Nëse dalja e krahasuesit mbetet ende në "0", atëherë daljet e regjistrit do të kalojnë në gjendjen "00100000". Por në këtë cikël konvertimi, voltazhi i daljes DAC është më i vogël se voltazhi i hyrjes (Fig. 4), dhe krahasuesi kalon në një gjendje logjike 1 Kjo udhëzon regjistrin e përafrimit të njëpasnjëshëm të ruajë një "1" në bitin e dytë dhe të aplikojë një "1" në bitin e tretë. Më pas, algoritmi i përshkruar i funksionimit përsëritet përsëri deri në shifrën e fundit. Kështu, një ADC SAR kërkon një orë të brendshme konvertimi për çdo bit, ose N cikle orësh për konvertimin në bit N.

Oriz. 4. Shndërrimi i përafrimeve të njëpasnjëshme në ADC

Megjithatë, funksionimi i një ADC të përafrimit të njëpasnjëshëm ka një veçanti të lidhur me proceset kalimtare në DAC të brendshme. Teorikisht, voltazhi në daljen DAC për secilën nga orët e brendshme të konvertimit N duhet të vendoset në të njëjtën periudhë kohore. Por në fakt, ky hendek në masat e para është shumë më i madh se në të fundit. Prandaj, koha e konvertimit të një ADC SAR 16-bitësh është më shumë se dyfishi i kohës së konvertimit të një ADC SAR 8-bitësh të këtij lloji.

Shumica e matjeve shpesh nuk kërkojnë një ADC me shpejtësinë e konvertimit të një ADC SAR, por kërkohet rezolucion më i madh. ADC-të Sigma-delta mund të ofrojnë rezolucione deri në 24 bit, por janë inferiorë në shpejtësinë e konvertimit. Pra, në një ADC sigma-delta me 16 bit ju mund të merrni një normë kampionimi deri në 100K mostra/sek, dhe me 24 bit kjo frekuencë bie në 1K mostra/sek ose më pak, në varësi të pajisjes.

Në mënyrë tipike, ADC-të sigma-delta përdoren në një sërë sistemesh të marrjes së të dhënave dhe pajisjeve matëse (matjen e presionit, temperaturës, peshës, etj.) kur nuk kërkohet një shkallë e lartë kampionimi dhe kërkohet një rezolucion prej më shumë se 16 bit.

Parimi i funksionimit të një ADC sigma-delta është më i vështirë për t'u kuptuar. Kjo arkitekturë i përket klasës së ADC-ve integruese. Por tipari kryesor i ADC sigma-delta është se frekuenca e marrjes së mostrave, në të cilën niveli i tensionit të sinjalit të matur në të vërtetë analizohet, tejkalon ndjeshëm frekuencën e mostrave në daljen ADC (frekuenca e kampionimit). Kjo normë e kampionimit quhet norma e marrjes së mostrave. Kështu, një ADC sigma-delta 100K mostra/sek që përdor një shpejtësi 128 herë më të lartë të marrjes së mostrave do të mostrojë sinjalin analog të hyrjes me 12.8M mostra/sek.

Diagrami bllok i një ADC sigma-delta të rendit të parë është paraqitur në Fig. 5. Sinjali analog furnizohet me një integrues, daljet e të cilit janë të lidhura me një krahasues, i cili nga ana tjetër është i lidhur me një DAC 1-bit në ciklin e reagimit. Nëpërmjet një sërë përsëritjesh sekuenciale, integruesi, krahasuesi, DAC dhe mbledhësi prodhojnë një rrjedhë bitësh sekuencialë që përmbajnë informacion rreth madhësisë së tensionit të hyrjes.

Oriz. 5. Sigma-delta ADC

Sekuenca dixhitale që rezulton aplikohet më pas në një filtër me kalim të ulët për të shtypur komponentët me frekuenca mbi frekuencën Kotelnikov (që është gjysma e frekuencës së kampionimit ADC). Pas heqjes së komponentëve me frekuencë të lartë, nyja tjetër, decimatori, hollon të dhënat. Në ADC që po shqyrtojmë, decimatori do të lërë 1 bit nga çdo 128 të marra në sekuencën dixhitale të daljes.

Meqenëse filtri i brendshëm dixhital me kalim të ulët në ADC sigma-delta është një pjesë integrale e procesit të konvertimit, koha e vendosjes së filtrit me kalim të ulët bëhet një faktor që duhet marrë parasysh kur sinjali i hyrjes ndryshon papritur. Për shembull, kur ndërroni multiplekserin e hyrjes ose kur ndërroni kufirin e matjes së pajisjes, duhet të prisni derisa të kalojnë disa mostra ADC dhe vetëm atëherë të lexoni të dhënat e sakta të daljes.

Një avantazh shtesë dhe shumë i rëndësishëm i sigma-delta ADC është se të gjithë përbërësit e tij të brendshëm mund të zbatohen në mënyrë integrale në zonën e një kristali silikoni. Kjo ul ndjeshëm koston e pajisjeve fundore dhe rrit stabilitetin e karakteristikave të ADC.

Integrimi i ADC-ve

Dhe lloji i fundit i ADC-së që do të diskutohet këtu është një ADC e integrimit push-pull. Multimetrat dixhitalë, si rregull, përdorin vetëm ADC të tillë, sepse Këto instrumente matëse kërkojnë një kombinim të rezolucionit të lartë dhe refuzimit të lartë të zhurmës. Koncepti i konvertimit në një ADC të tillë integrues është shumë më pak kompleks sesa në një ADC sigma-delta.

Figura 6 tregon parimin e funksionimit të një ADC integrimi push-pull. Sinjali i hyrjes ngarkon kondensatorin për një periudhë të caktuar kohe, e cila zakonisht është një cikël i frekuencës së rrjetit (50 ose 60 Hz) ose një shumëfish i saj. Duke integruar sinjalin e hyrjes për një periudhë kohore të kësaj gjatësie, ndërhyrja me frekuencë të lartë shtypet. Në të njëjtën kohë, ndikimi i paqëndrueshmërisë së tensionit të furnizimit me energji elektrike në saktësinë e konvertimit eliminohet. Kjo ndodh sepse vlera e integralit të një sinjali sinusoidal është zero nëse integrimi kryhet në një interval kohor që është shumëfish i periudhës së ndryshimit të sinusoidit.

Oriz. 6. Integrimi i ADC. Ngjyra e gjelbër tregon ndërhyrje në rrjet (1 pikë)

Pasi të përfundojë koha e karikimit, ADC shkarkon kondensatorin me një shpejtësi fikse, ndërsa një numërues i brendshëm numëron numrin e impulseve të orës gjatë kohës së shkarkimit të kondensatorit. Kështu, një kohë më e gjatë shkarkimi korrespondon me një lexim më të madh të njehsorit dhe një tension më të madh të matur (Fig. 6).

ADC-të me integrim me shtytje kanë saktësi të lartë dhe rezolucion të lartë, dhe gjithashtu kanë një strukturë relativisht të thjeshtë. Kjo bën të mundur zbatimin e tyre në formën e qarqeve të integruara. Disavantazhi kryesor i ADC-ve të tilla është koha e gjatë e konvertimit, për shkak të lidhjes së periudhës së integrimit me kohëzgjatjen e periudhës së rrjetit të furnizimit. Për shembull, për pajisjet 50 Hz, frekuenca e marrjes së mostrave të një ADC të integruar push-pull nuk i kalon 25 mostra/sek. Natyrisht, ADC të tilla mund të funksionojnë me një frekuencë më të lartë të marrjes së mostrave, por me rritjen e kësaj të fundit, imuniteti ndaj zhurmës zvogëlohet.

Specifikimi ADC

Ka përkufizime të përgjithshme që përdoren zakonisht në lidhje me konvertuesit analog në dixhital. Sidoqoftë, specifikimet e dhëna në dokumentacionin teknik të prodhuesve të ADC mund të duken mjaft konfuze. Zgjedhja e saktë e kombinimit optimal të karakteristikave ADC për një aplikim specifik kërkon një interpretim të saktë të të dhënave të dhëna në dokumentacionin teknik.

Parametrat më të ngatërruar janë rezolucioni dhe saktësia, megjithëse këto dy karakteristika të një ADC të vërtetë janë jashtëzakonisht të lidhura me njëra-tjetrën. Rezolucioni nuk është i njëjtë me saktësinë e një ADC 12-bitësh mund të ketë më pak saktësi se një ADC 8-bit. Për një ADC, rezolucioni është një masë se sa segmente mund të ndahet diapazoni i hyrjes së sinjalit analog që matet (për shembull, për një ADC 8-bitësh është 28=256 segmente). Saktësia karakterizon devijimin total të rezultatit të konvertimit nga vlera e tij ideale për një tension të caktuar hyrje. Kjo do të thotë, rezolucioni karakterizon aftësitë e mundshme të ADC, dhe grupi i parametrave të saktësisë përcakton realizueshmërinë e aftësive të tilla të mundshme.

ADC konverton sinjalin analog të hyrjes në një kod dalës dixhital. Për konvertuesit e vërtetë të prodhuar në formën e qarqeve të integruara, procesi i konvertimit nuk është ideal: ai ndikohet si nga ndryshimi teknologjik i parametrave gjatë prodhimit ashtu edhe nga zhurmat e ndryshme të jashtme. Prandaj, kodi dixhital në daljen ADC përcaktohet me një gabim. Specifikimi për ADC tregon gabimet e dhëna nga vetë konverteri. Ato zakonisht ndahen në statike dhe dinamike. Në këtë rast, është aplikimi përfundimtar që përcakton se cilat karakteristika ADC do të konsiderohen vendimtare, më të rëndësishmet në çdo rast specifik.

Gabim statik

Në shumicën e aplikacioneve, një ADC përdoret për të matur një sinjal me frekuencë të ulët që ndryshon ngadalë (për shembull, nga sensori i temperaturës, sensori i presionit, matësi i tendosjes, etj.) ku voltazhi i hyrjes është proporcional me një sasi fizike relativisht konstante. Këtu rolin kryesor e luan gabimi statik i matjes. Në specifikimin ADC, ky lloj gabimi përkufizohet si gabim shtesë (Offset), gabim shumëzues (Full-Scale), jolinearitet diferencial (DNL), jolinearitet integral (INL) dhe gabim kuantizimi. Këto pesë karakteristika përshkruajnë plotësisht gabimin statik të një ADC.

Karakteristikë ideale e transferimit të ADC

Karakteristika e transferimit të një ADC është një funksion i varësisë së kodit në daljen e ADC nga tensioni në hyrje të tij. Një grafik i tillë është një funksion linear pjesë-pjesë prej 2N "hapash", ku N është kapaciteti ADC. Çdo segment horizontal i këtij funksioni korrespondon me një nga vlerat e kodit të daljes ADC (shih Fig. 7). Nëse fillimet e këtyre segmenteve horizontale i lidhim me vija (në kufijtë e kalimit nga një vlerë kodi në tjetrën), atëherë karakteristika ideale e transferimit do të jetë një vijë e drejtë që kalon përmes origjinës.

Oriz. 7. Karakteristikë ideale e transferimit të ADC 3-bit

Oriz. Figura 7 ilustron karakteristikën ideale të transferimit për një ADC 3-bit me pika testimi në kufijtë e tranzicionit të kodit. Kodi i daljes merr vlerën e tij më të vogël (000b) kur sinjali i hyrjes është midis 0 dhe 1/8 shkallës së plotë (vlera maksimale e kodit të këtij ADC). Duhet të theksohet gjithashtu se ADC do të arrijë vlerën e kodit të shkallës së plotë (111b) në shkallën e plotë 7/8, jo në shkallën e plotë. Se. Kalimi në vlerën maksimale të daljes nuk ndodh në tensionin e shkallës së plotë, por në një vlerë më të vogël se shifra më pak e rëndësishme (LSB) sesa tensioni i shkallës së plotë të hyrjes. Karakteristika e transferimit mund të zbatohet me një kompensim -1/2 LSB. Kjo arrihet duke zhvendosur karakteristikën e transferimit në të majtë, e cila e zhvendos gabimin e kuantizimit nga diapazoni -1... 0 LSB në diapazonin -1/2... +1/2 LSB.

Oriz. 8. Karakteristikë e transferimit të një ADC 3-bit me një zhvendosje prej -1/2LSB

Për shkak të ndryshimit teknologjik në parametrat gjatë prodhimit të qarqeve të integruara, ADC-të reale nuk kanë një karakteristikë ideale të transferimit. Devijimet nga karakteristikat ideale të transferimit përcaktojnë gabimin statik të ADC dhe jepen në dokumentacionin teknik.

Karakteristika ideale e transferimit ADC kalon origjinën dhe tranzicioni i parë i kodit ndodh kur arrihet vlera e 1 LSB. Gabimi shtesë (gabimi i kompensimit) mund të përkufizohet si zhvendosja e të gjithë karakteristikës së transferimit majtas ose djathtas në raport me boshtin e tensionit të hyrjes, siç tregohet në Fig.9. Kështu, kompensimi 1/2 LSB përfshihet qëllimisht në përkufizimin e gabimit shtesë të ADC.

Oriz. 9. Gabim shtesë (Gabimi i zhvendosjes)

Paragjykimi shumëfishues

Gabim shumëzues (gabim në shkallë të plotë) është diferenca midis karakteristikave ideale dhe aktuale të transferimit në pikën e vlerës maksimale të daljes, duke supozuar zero gabim shtesë (pa kompensim). Kjo manifestohet si një ndryshim në pjerrësinë e funksionit të transferimit, siç ilustrohet në Fig. 10.

Oriz. 10. Gabim shumëzues (Gabim në shkallë të plotë)

Për një karakteristikë ideale të transferimit ADC, gjerësia e secilit "hap" duhet të jetë e njëjtë. Diferenca në gjatësinë e segmenteve horizontale të këtij funksioni linear pjesë-pjesë prej 2N "hapash" paraqet jolinearitetin diferencial (DNL).

Vlera e shifrës më pak të rëndësishme të ADC është Vref/2N, ku Vref është voltazhi i referencës, N është rezolucioni ADC. Diferenca e tensionit midis çdo tranzicioni të kodit duhet të jetë e barabartë me vlerën LSB. Devijimi i këtij ndryshimi nga LSB përkufizohet si jolinearitet diferencial. Në figurë, kjo tregohet si intervale të pabarabarta midis "hapave" të kodit ose si "mjegullim" i kufijve të tranzicionit në karakteristikën e transferimit ADC.

Oriz. 11. Jolineariteti diferencial (DNL)

Jolineariteti integral

Jolineariteti integral (INL) është gabimi që shkaktohet nga devijimi i funksionit linear të karakteristikës së transferimit ADC nga një vijë e drejtë, siç tregohet në Fig. 12. Në mënyrë tipike, një funksion transferimi me jolinearitet integral përafrohet me një vijë të drejtë duke përdorur metodën e katrorëve më të vegjël. Shpesh linja e montimit lidhet thjesht midis vlerave më të vogla dhe më të mëdha. Jolineariteti integral përcaktohet duke krahasuar tensionet në të cilat ndodhin tranzicioni i kodit. Për një ADC ideal, këto kalime do të ndodhin në vlerat e tensionit të hyrjes që janë saktësisht shumëfisha të LSB. Por për një konvertues të vërtetë, një kusht i tillë mund të plotësohet me gabim. Dallimi midis niveleve "ideale" të tensionit në të cilat ndodh një tranzicion i kodit dhe vlerave të tyre aktuale shprehet në njësitë LSB dhe quhet jolinearitet integral.

Oriz. 12. Jolineariteti integral (INL)

Gabim kuantizimi

Një nga komponentët më të rëndësishëm të gabimit në matjet ADC, gabimi i kuantizimit, është rezultat i vetë procesit të konvertimit. Gabimi i kuantizimit është gabimi i shkaktuar nga vlera e hapit të kuantizimit dhe përcaktohet si? Vlerat e Bitit më pak të rëndësishëm (LSB). Nuk mund të përjashtohet në konvertimet analoge në dixhitale, pasi është pjesë përbërëse e procesit të konvertimit, përcaktohet nga rezolucioni i ADC dhe nuk ndryshon nga ADC në ADC me rezolucion të barabartë.

Karakteristikat dinamike

Karakteristikat dinamike të një ADC zakonisht përcaktohen duke përdorur analizën spektrale, bazuar në rezultatet e kryerjes së një transformimi të shpejtë Furier (FFT) në një grup vlerash të daljes ADC që korrespondojnë me disa sinjale hyrëse provë.

Në Fig. Figura 13 tregon një shembull të spektrit të frekuencës së sinjalit të matur. Harmonika zero korrespondon me frekuencën themelore të sinjalit të hyrjes. Çdo gjë tjetër është zhurmë, e cila përmban shtrembërim harmonik, zhurmë termike, zhurmë 1/f dhe zhurmë kuantizimi. Disa komponentë të zhurmës gjenerohen nga vetë ADC, ndërsa të tjerët mund të arrijnë në hyrjen ADC nga qarqet e jashtme. Shtrembërimi harmonik, për shembull, mund të përmbahet në sinjalin e matur dhe të gjenerohet njëkohësisht nga ADC gjatë procesit të konvertimit.

Oriz. 13. Rezultati i kryerjes së FFT në të dhënat dalëse ADC

Raporti sinjal ndaj zhurmës

Raporti sinjal-zhurmë (SNR) është raporti i vlerës rms të sinjalit hyrës me vlerën rms të zhurmës (duke përjashtuar shtrembërimin harmonik), i shprehur në decibel:

SNR(dB) = 20 log [Vsinjal(rms)/Vzhurmë(rms) ]

Kjo vlerë ju lejon të përcaktoni raportin e zhurmës në sinjalin e matur në lidhje me sinjalin e dobishëm.

Oriz. 14. SNR - Raporti sinjal ndaj zhurmës

Oriz. 15. FFT pasqyron shtrembërimin harmonik

Zhurma e matur në llogaritjen SNR nuk përfshin shtrembërimin harmonik, por përfshin zhurmën e kuantizimit. Për një ADC me një rezolucion të caktuar, është zhurma e kuantizimit që kufizon aftësitë e konvertuesit në raportin teorikisht më të mirë sinjal-zhurmë, i cili përcaktohet si:

SNR(db) = 6,02 N + 1,76,

ku N është rezolucioni i ADC.

Spektri i zhurmës së kuantizimit të ADC-ve të arkitekturave standarde ka një shpërndarje uniforme të frekuencës. Prandaj, madhësia e kësaj zhurme nuk mund të reduktohet duke rritur kohën e konvertimit dhe më pas duke mesatarizuar rezultatet. Zhurma e kuantizimit mund të reduktohet vetëm duke matur me një ADC më të madh.

E veçanta e ADC sigma-delta është se spektri i zhurmës së tij të kuantizimit shpërndahet në mënyrë të pabarabartë mbi frekuencën - ai zhvendoset drejt frekuencave të larta. Prandaj, duke rritur kohën e matjes (dhe, në përputhje me rrethanat, numrin e mostrave të sinjalit të matur), duke grumbulluar dhe më pas duke mesatarizuar kampionin që rezulton (filtri me kalim të ulët), është e mundur të merren rezultatet e matjes me saktësi më të lartë. Natyrisht, koha totale e konvertimit do të rritet.

Burime të tjera të zhurmës ADC përfshijnë zhurmën termike, zhurmën 1/f dhe nervozizmin e frekuencës së referencës.

Shtrembërim total harmonik

Jolineariteti në rezultatet e konvertimit të të dhënave çon në shtrembërim harmonik. Shtrembërime të tilla vërehen si "pika" në spektrin e frekuencës në harmonikë çift dhe tek të sinjalit të matur (Fig. 15).

Ky shtrembërim përkufizohet si shtrembërim total harmonik (THD). Ato përcaktohen si:

Sasia e shtrembërimit harmonik zvogëlohet në frekuenca të larta deri në pikën ku amplituda e harmonikëve bëhet më e vogël se niveli i zhurmës. Kështu, nëse analizojmë kontributin e shtrembërimit harmonik në rezultatet e konvertimit, kjo mund të bëhet ose në të gjithë spektrin e frekuencës, duke kufizuar amplitudën e harmonikëve në dyshemenë e zhurmës, ose duke kufizuar brezin e frekuencës për analizë. Për shembull, nëse sistemi ynë ka një filtër me kalim të ulët, atëherë ne thjesht nuk jemi të interesuar për frekuencat e larta dhe harmonikat me frekuencë të lartë nuk mund të merren parasysh.

Raporti sinjal-zhurmë dhe shtrembërimi

Signal to Noise and Distortion (SiNAD) përshkruan më plotësisht karakteristikat e zhurmës së një ADC. SiNAD merr parasysh madhësinë e zhurmës dhe të shtrembërimit harmonik në lidhje me sinjalin e dëshiruar. SiNAD llogaritet duke përdorur formulën e mëposhtme:

Oriz. 16. Gama dinamike pa harmoni

Specifikimi ADC, i dhënë në dokumentacionin teknik për mikroqarqet, ndihmon për të zgjedhur në mënyrë të arsyeshme një konvertues për një aplikim specifik. Si shembull, merrni parasysh specifikimin e një ADC të integruar në mikrokontrolluesin e ri C8051F064 të prodhuar nga Silicon Laboratories.

Mikrokontrolluesi C8051F064

Çipi C8051F064 është një mikrokontrollues 8-bitësh me shpejtësi të lartë për përpunimin e kombinuar të sinjalit analog dhe dixhital me dy ADC SAR 16-bitësh të integruar. ADC-të e integruara mund të funksionojnë në modalitete me një tela dhe diferenciale me xhiro maksimale deri në 1M mostra/sek. Tabela tregon karakteristikat kryesore të ADC të mikrokontrolluesit C8051F064. Për të vlerësuar në mënyrë të pavarur aftësitë e përpunimit dixhital dhe analog të C8051F064, mund të përdorni kompletin e lirë të vlerësimit C8051F064EK (Figura 17). Kompleti përmban një tabelë vlerësimi të bazuar në C8051F064, kabllo USB, dokumentacion dhe softuer për testimin e karakteristikave dinamike dhe statike analoge të një ADC të integruar me precizion të lartë 16-bit.

Tabela. V DD = 3,0 V, AV+ = 3,0 V, AVDD = 3,0 V, V REF = 2,50 V (REFBE=0), -40 deri në +85°, përveç nëse shënohet ndryshe

Oriz. 17. Kompleti i vlerësimit C8051F064EK

Letërsia

1. http://www.wbc-europe.com/en/services/pim_application_guide.html
2. www.silabs.com

Wolfgang Reis, WBC GmbH

Leksioni nr.3

"Konvertimi analog në dixhital dhe dixhital në analog."

Në sistemet e mikroprocesorëve, roli i një elementi pulsi kryhet nga një konvertues analog-në-dixhital (ADC), dhe roli i një ekstrapolatori luhet nga një konvertues dixhital në analog (DAC).

Konvertimi analog në dixhital konsiston në konvertimin e informacionit që përmban një sinjal analog në një kod dixhital . Konvertimi dixhital në analogështë projektuar për të kryer detyrën e kundërt, d.m.th. konvertoni një numër të paraqitur si një kod dixhital në një sinjal analog ekuivalent.

ADC-të, si rregull, instalohen në qarqet e reagimit të sistemeve të kontrollit dixhital për të kthyer sinjalet e reagimit analog në kode të perceptuara nga pjesa dixhitale e sistemit. Se. ADC-të kryejnë disa funksione, si: kampionimi i kohës, kuantizimi i nivelit, kodimi. Një bllok diagram i përgjithësuar i ADC është paraqitur në Fig. 3.1.

Një sinjal në formën e rrymës ose tensionit furnizohet në hyrjen e ADC, i cili kuantizohet sipas nivelit gjatë procesit të konvertimit. Karakteristika ideale statike e një ADC 3-bitësh është paraqitur në Fig. 3.2.

Sinjalet hyrëse mund të marrin çdo vlerë në intervalin nga - Umax në Umax , dhe daljet korrespondojnë me tetë (2 3) nivele diskrete. Vlera e tensionit të hyrjes në të cilën ndodh një kalim nga një vlerë e kodit të daljes ADC në një vlerë tjetër fqinje quhet tensioni i tranzicionit ndërkod. Diferenca midis dy vlerave ngjitur të tranzicioneve ndërkodike quhet hapi i kuantizimit ose njësia e bitit më pak të rëndësishëm (LSB).Pika fillestare e karakteristikave të transformimitështë pika e përcaktuar nga vlera e sinjalit hyrës, e përcaktuar si

(3.1),

ku U 0.1 - tensioni i tranzicionit të parë të ndërkodit, U LSB - hapi i kuantizimit ( LSB - Biti më pak i rëndësishëm ).

(3.2).

konvertimi i korrespondon tensionit në hyrje të përcaktuar nga relacioni Gama e tensionit të hyrjes ADC është e kufizuar në U 0.1 dhe U N-1,N thirrur.

(3.3).

diapazoni i tensionit të hyrjes Gama e tensionit të hyrjes dhe vlera LSB N

(3.4).

-bit ADC dhe DAC janë të lidhura nga raporti

(3.5)

U 0.1 dhe U N-1,N tension në shkallë të plotë ( FSR - Gama e shkallës së plotë ). Në mënyrë tipike, ky parametër përcaktohet nga niveli i daljes së burimit të tensionit të referencës të lidhur me ADC. Madhësia e hapit të kuantizimit ose njësia e shifrës më pak të rëndësishme d.m.th. e barabartë me

(3.6),

dhe vlera e njësisë së shifrës më domethënëse

(3.7).

Siç mund të shihet nga Fig. 3.2, gjatë procesit të konvertimit ndodh një gabim që nuk kalon gjysmën e vlerës së bitit më pak të rëndësishëm U LSB /2.

Ekzistojnë metoda të ndryshme të konvertimit nga analog në dixhital, të cilat ndryshojnë në saktësi dhe shpejtësi. Në shumicën e rasteve, këto karakteristika janë antagoniste me njëra-tjetrën. Aktualisht, lloje të tilla konverterësh si ADC-të e përafrimeve të njëpasnjëshme (balancimi në bit), ADC-të integruese, paralele ( Blic ) ADC, ADC “sigma-delta” etj.

Bllok diagrami i përafrimit të njëpasnjëshëm ADC është paraqitur në Fig. 3.3.

Elementet kryesore të pajisjes janë një krahasues (K), një konvertues dixhital në analog (DAC) dhe një qark kontrolli logjik. Parimi i konvertimit bazohet në një krahasim vijues të nivelit të sinjalit të hyrjes me nivelet e sinjalit që korrespondojnë me kombinime të ndryshme të kodit të daljes dhe formimin e kodit që rezulton bazuar në rezultatet e krahasimeve. Renditja e kodeve të krahasuara plotëson rregullin e gjysmave. Në fillim të konvertimit, kodi i hyrjes DAC vendoset në një gjendje në të cilën të gjithë bitet përveç më të rëndësishmit janë 0, dhe më i rëndësishmi është 1. Me këtë kombinim, një tension i barabartë me gjysmën e diapazonit të tensionit të hyrjes gjenerohet në daljen DAC. Ky tension krahasohet me tensionin e hyrjes në krahasues. Nëse sinjali i hyrjes është më i madh se sinjali që vjen nga DAC, atëherë biti më domethënës i kodit të daljes vendoset në 1, përndryshe rivendoset në 0. Në ciklin tjetër të orës, kodi i gjeneruar pjesërisht në këtë mënyrë është përsëri marrë në hyrje të DAC, biti tjetër vendoset në një dhe krahasimi përsëritet. Procesi vazhdon derisa të krahasohet biti më pak i rëndësishëm. Se. për të formuar Gama e tensionit të hyrjes dhe vlera LSB - Kërkohet kodi i daljes bit Gama e tensionit të hyrjes dhe vlera LSB cikle identike krahasimi elementare. Kjo do të thotë që, duke qenë të barabarta të gjërave të tjera, performanca e një ADC të tillë zvogëlohet ndërsa kapaciteti i tij bit rritet. Elementet e brendshme të përafrimit të njëpasnjëshëm ADC (DAC dhe krahasuesi) duhet të kenë një saktësi më të mirë se gjysma e bitit më pak të rëndësishëm të ADC.

Bllok diagrami i paraleles ( Blic ) ADC është paraqitur në Fig. 3.4.

Në këtë rast, voltazhi i hyrjes furnizohet menjëherë për krahasim me hyrjet me të njëjtin emër. Gama e tensionit të hyrjes dhe vlera LSB -1 krahasues. Hyrjet e kundërta të krahasuesve furnizohen me sinjale nga një ndarës i tensionit me precizion të lartë, i cili është i lidhur me një burim të tensionit referencë. Në këtë rast, tensionet nga daljet e ndarësit shpërndahen në mënyrë të barabartë përgjatë gjithë gamës së ndryshimeve në sinjalin hyrës. Enkoderi prioritar gjeneron një sinjal dalës dixhital që korrespondon me krahasuesin më të lartë me sinjalin dalës të aktivizuar. Se. për të siguruar Gama e tensionit të hyrjes dhe vlera LSB -Kërkohet konvertim bit 2 N rezistorët ndarës dhe 2 N -1 krahasues. Kjo është një nga metodat më të shpejta të konvertimit. Megjithatë, me një kapacitet të madh kërkon kosto të mëdha harduerike. Saktësia e të gjithë rezistorëve ndarës dhe krahasues duhet të jetë përsëri më e mirë se gjysma e vlerës LSB.

Bllok-diagrami i ADC-së me integrim të dyfishtë është paraqitur në Fig. 3.5.

Elementet kryesore të sistemit janë një çelës analog i përbërë nga çelësa JP 1, JP 2, JP 3, integratori I, krahasuesi K dhe numëruesi C. Procesi i konvertimit përbëhet nga tre faza (Fig. 3.6).

Në fazën e parë, çelësi mbyllet S.W. 1, dhe çelësat e mbetur janë të hapur. Përmes një çelësi të mbyllur S.W. 1, voltazhi i hyrjes aplikohet në një integrues, i cili integron sinjalin e hyrjes në një interval kohor të caktuar. Pas këtij intervali kohor, niveli i sinjalit dalës të integratorit është proporcional me vlerën e sinjalit hyrës. Në fazën e dytë të transformimit, çelësi S.W. 1 hapet dhe çelësi S.W. 2 mbyllet dhe një sinjal nga burimi i tensionit të referencës furnizohet në hyrjen e integratorit. Kondensatori i integratorit shkarkohet nga voltazhi i grumbulluar në intervalin e parë të konvertimit me një shpejtësi konstante në përpjesëtim me tensionin e referencës. Kjo fazë vazhdon derisa voltazhi i daljes së integratorit të bjerë në zero, siç tregohet nga dalja e krahasuesit, i cili krahason sinjalin e integruesit me zero. Kohëzgjatja e fazës së dytë është proporcionale me tensionin e hyrjes së konvertuesit. Gjatë gjithë fazës së dytë, pulset me frekuencë të lartë me një frekuencë të kalibruar dërgohen në banak. Se. pas fazës së dytë, leximet e njehsorit dixhital janë proporcionale me tensionin e hyrjes. Duke përdorur këtë metodë, mund të arrihet saktësi shumë e mirë pa vendosur kërkesa të larta për saktësinë dhe qëndrueshmërinë e komponentëve. Në veçanti, qëndrueshmëria e kapacitetit të integratorit mund të mos jetë e lartë, pasi ciklet e ngarkimit dhe shkarkimit ndodhin me një shpejtësi në përpjesëtim të zhdrejtë me kapacitetin. Për më tepër, gabimet e zhvendosjes dhe kompensimit të krahasuesit kompensohen duke filluar dhe përfunduar çdo hap të konvertimit në të njëjtin tension. Për të përmirësuar saktësinë, përdoret faza e tretë e konvertimit, kur integruesi futet përmes një çelësi S.W. 3 jepet një sinjal zero. Meqenëse i njëjti integrues dhe krahasues përdoren në këtë hap, zbritja e vlerës së gabimit të daljes në zero nga matja pasuese rezulton në kompensim për gabimet që lidhen me matjet afër zeros. Kërkesa të rrepta nuk vendosen as për frekuencën e pulseve të orës që mbërrijnë në sportel, sepse një interval kohor fiks në fazën e parë të konvertimit formohet nga të njëjtat impulse. Kërkesat strikte vendosen vetëm në rrymën e shkarkimit, d.m.th. në burimin e tensionit të referencës. Disavantazhi i kësaj metode konvertimi është performanca e saj e ulët.

ADC-të karakterizohen nga një numër parametrash që bëjnë të mundur zgjedhjen e një pajisjeje specifike bazuar në kërkesat për sistemin. Të gjithë parametrat ADC mund të ndahen në dy grupe: statike dhe dinamike. Të parët përcaktojnë karakteristikat e saktësisë së pajisjes kur punoni me një sinjal të hyrjes konstante ose që ndryshon ngadalë, dhe këto të fundit karakterizojnë performancën e pajisjes si ruajtjen e saktësisë ndërsa rritet frekuenca e sinjalit të hyrjes.

Niveli i kuantizimit që shtrihet në afërsi të zeros të sinjalit hyrës korrespondon me tensionet e tranzicionit ndërkod prej -0.5 U LSB dhe 0,5 U LSB (e para ndodh vetëm në rastin e një sinjali hyrës bipolar). Megjithatë, në pajisjet reale, këto tensione të tranzicionit të ndërkodeve mund të ndryshojnë nga këto vlera ideale. Devijimi i niveleve aktuale të këtyre tensioneve të tranzicionit të ndërkodeve nga vlerat e tyre ideale quhet Gabim bipolar i kompensimit zero ( Gabim zero bipolar ) Dhe Gabim unipolar i kompensimit zero ( Gabim kompensimi zero ) përkatësisht. Për intervalet e konvertimit bipolar, zakonisht përdoret gabimi i kompensimit zero, dhe për intervalet e konvertimit unipolar, zakonisht përdoret gabimi i kompensimit unipolar. Ky gabim çon në një zhvendosje paralele të karakteristikës së transformimit real në lidhje me karakteristikën ideale përgjatë boshtit të abshisë (Fig. 3.7).

Devijimi i nivelit të sinjalit të hyrjes që korrespondon me kalimin e fundit të ndërkodit nga vlera e tij ideale U FSR -1,5 U LSB , thirri gabim në shkallë të plotë ( Gabim në shkallë të plotë).

Raporti i konvertimit ADC quhet tangjentja e këndit të prirjes së drejtëzës së tërhequr nëpër pikat e fillimit dhe të fundit të karakteristikës së shndërrimit real. Diferenca midis vlerave aktuale dhe ideale të koeficientit të konvertimit quhet gabim i faktorit të konvertimit ( Gabim fitimi ) (Fig. 3.7 Ai përfshin gabimet në skajet e shkallës, por nuk përfshin gabimet në zero të shkallës). Për diapazonin unipolar përcaktohet si diferenca midis gabimit të shkallës së plotë dhe gabimit të kompensimit unipolar zero, dhe për diapazonin bipolar përcaktohet si diferenca midis gabimit të shkallës së plotë dhe gabimit bipolar të kompensimit zero. Në fakt, në çdo rast, ky është një devijim i distancës ideale midis tranzicionit të fundit dhe të parë të ndërkodit (e barabartë me U FSR -2 U LSB ) nga vlera e tij reale.

Gabimet e kompensimit dhe fitimit zero mund të kompensohen duke rregulluar paraamplifikuesin ADC. Për ta bërë këtë, duhet të keni një voltmetër me një saktësi jo më të keqe se 0.1 U LSB . Për të siguruar pavarësinë e këtyre dy gabimeve, së pari korrigjoni gabimin e kompensimit zero dhe më pas gabimin e koeficientit të konvertimit.Për të korrigjuar gabimin e kompensimit zero ADC, duhet:

1. Vendosni tensionin e hyrjes saktësisht në 0.5 U LSB;

2. Rregulloni zhvendosjen e para-amplifikuesit ADC derisa ADC të kalojë në gjendjen 00…01.

Për të korrigjuar gabimin e faktorit të konvertimit është e nevojshme:

1. Vendosni tensionin e hyrjes saktësisht në nivelin U FSR -1,5 U LSB ;

2. Rregulloni fitimin e para-amplifikuesit ADC derisa ADC të kalojë në gjendjen 11...1.

Për shkak të papërsosmërisë së elementeve të qarkut ADC, hapat në pika të ndryshme të karakteristikave të ADC ndryshojnë nga njëri-tjetri në madhësi dhe nuk janë të barabartë U LSB (Fig. 3.8).

Devijimi i distancës ndërmjet pikave të mesit të dy hapave të kuantizimit real ngjitur nga vlera ideale e hapit të kuantizimit U LSB thirrur jolineariteti diferencial (DNL – Jolineariteti Diferencial). Nëse DNL më i madh ose i barabartë me U LSB , atëherë ADC mund të ketë të ashtuquajturat “kode që mungojnë” (Fig. 3.3). Kjo përfshin një ndryshim të mprehtë lokal në koeficientin e transmetimit ADC, i cili në sistemet e kontrollit me qark të mbyllur mund të çojë në humbje të stabilitetit.

Për ato aplikacione ku është e rëndësishme të ruhet sinjali i daljes me një saktësi të caktuar, është e rëndësishme që kodet e daljes ADC të përputhen me tensionet e tranzicionit ndërmjet kodeve sa më afër që të jetë e mundur. Devijimi maksimal i qendrës së hapit të kuantizimit në karakteristikën reale ADC nga karakteristika e linearizuar quhet jolineariteti integral (INL – Jolineariteti integral) osesaktësi relative (Saktësi relative) ADC (Fig. 3.9).

Karakteristika e linearizuar vizatohet përmes pikave ekstreme të karakteristikës së transformimit real, pasi ato të jenë kalibruar, d.m.th. Kompensimi zero dhe gabimet e faktorit të konvertimit janë eliminuar.

Është pothuajse e pamundur të kompensohen gabimet në jolinearitetin diferencial dhe integral duke përdorur mjete të thjeshta.

Rezolucioni ADC ( Rezolucioni ) është reciproke e numrit maksimal të kombinimeve të kodit në daljen ADC

(3.8).

Ky parametër përcakton se çfarë niveli minimal të sinjalit hyrës (në lidhje me sinjalin e amplitudës së plotë) mund të perceptojë ADC.

Saktësia dhe rezolucioni janë dy karakteristika të pavarura. Rezolucioni luan një rol vendimtar kur është e rëndësishme të sigurohet një gamë e caktuar dinamike e sinjalit të hyrjes. Saktësia është kritike kur është e nevojshme të ruhet ndryshorja e kontrolluar në një nivel të caktuar me një saktësi fikse.

Gama dinamike e ADC (DR - Gama dinamike ) është raporti i nivelit maksimal të perceptuar të tensionit të hyrjes me minimumin, i shprehur në dB

(3.9).

Ky parametër përcakton sasinë maksimale të informacionit që ADC është në gjendje të transmetojë. Pra, për një ADC 12-bit DR =72 dB.

Karakteristikat e ADC-ve reale ndryshojnë nga karakteristikat e pajisjeve ideale për shkak të elementeve jo ideale të pajisjes reale. Le të shqyrtojmë disa parametra që karakterizojnë ADC-të reale.

Raporti sinjal-zhurmë(SNR - Raporti sinjal ndaj zhurmës ) është raporti i vlerës rms të sinjalit sinusoidal të hyrjes me vlerën rms të zhurmës, i cili përcaktohet si shuma e të gjithë komponentëve të tjerë spektralë deri në gjysmën e frekuencës së kampionimit, duke përjashtuar komponentin DC. Për të përsosurën Gama e tensionit të hyrjes dhe vlera LSB -bit ADC që gjeneron vetëm zhurmë kuantizimi SNR , e shprehur në decibel, mund të përkufizohet si

(3.10),

ku N – Kapaciteti i bitit ADC. Pra, për një ADC ideal 12-bit SNR =74 dB. Kjo vlerë është më e madhe se diapazoni dinamik i të njëjtit ADC sepse Niveli minimal i sinjalit të perceptuar duhet të jetë më i madh se niveli i zhurmës. Kjo formulë merr parasysh vetëm zhurmën e kuantizimit dhe nuk merr parasysh burimet e tjera të zhurmës që ekzistojnë në ADC-të reale. Prandaj, vlerat SNR për ADC-të reale zakonisht është më e ulët se idealja. Vlera tipike SNR për një ADC real 12-bitësh është 68-70 dB.

Nëse sinjali i hyrjes ka një lëkundje më të vogël U FSR , atëherë formula e fundit duhet të rregullohet

(3.11),

ku KOS është dobësimi i sinjalit hyrës, i shprehur në dB. Pra, nëse sinjali hyrës i një ADC 12-bitësh ka një amplitudë 10 herë më të vogël se gjysma e tensionit të shkallës së plotë, atëherë KOS = -20 dB dhe SNR =74 dB – 20 dB = 54 dB.

Vlera reale SNR mund të përdoret për përcaktimi i numrit efektiv të biteve ADC( ENOB – Numri efektiv i biteve ). Përcaktohet nga formula

(3.12).

Ky tregues mund të karakterizojë aftësinë aktuale vendimtare të një ADC të vërtetë. Kështu, një ADC 12-bit SNR =68 dB për një sinjal me KOS = -20 dB është në të vërtetë 7-bit ( ENOB =7,68). Vlera ENOB varet fuqishëm nga frekuenca e sinjalit të hyrjes, d.m.th. Kapaciteti efektiv i biteve të ADC zvogëlohet me rritjen e frekuencës.

Shtrembërim total harmonik ( THD - Shtrembërim total harmonik ) është raporti i shumës së vlerave rrënjësore-mesatare-katrore të të gjitha harmonikave më të larta me vlerën rrënjë-mesatare-katrore të harmonikës themelore

(3.13),

ku n zakonisht i kufizuar në nivelin 6 ose 9. Ky parametër karakterizon nivelin e shtrembërimit harmonik të sinjalit dalës ADC në krahasim me hyrjen. THD rritet me frekuencën e sinjalit hyrës.

Brezi i plotë i frekuencës së fuqisë ( FPBW – Gjerësia e brezit me fuqi të plotë ) është frekuenca maksimale nga maja në majë e sinjalit të hyrjes në të cilën amplituda e komponentit themelor të rindërtuar zvogëlohet me jo më shumë se 3 dB. Me rritjen e frekuencës së sinjalit të hyrjes, qarqet analoge të ADC nuk kanë më kohë për të përpunuar ndryshimet e tij me një saktësi të caktuar, gjë që çon në një ulje të koeficientit të konvertimit të ADC në frekuenca të larta.

Koha e rregullimit (Koha e rregullimit ) është koha e nevojshme që ADC të arrijë saktësinë e tij të vlerësuar pasi një sinjal hapi me një amplitudë të barabartë me gamën e plotë të sinjalit të hyrjes është aplikuar në hyrjen e tij. Ky parametër është i kufizuar për shkak të shpejtësisë së kufizuar të nyjeve të ndryshme ADC.

Për shkak të llojeve të ndryshme të gabimeve, karakteristikat e një ADC real janë jolineare. Nëse një sinjal spektri i të cilit përbëhet nga dy harmonikë zbatohet në hyrjen e një pajisjeje me jolinearitete f a dhe f b , atëherë në spektrin e sinjalit dalës të një pajisjeje të tillë, përveç harmonikave kryesore, do të ketë edhe subharmonikë intermoduluese me frekuenca., ku m, n =1,2,3,... Nënharmonikët e rendit të dytë janë f a + f b , f a - f b , Nënharmonikët e rendit të tretë janë 2 f a + f b , 2 f a - f b , f a +2 f b , f a -2 f b . Nëse sinusoidet hyrëse kanë frekuenca të ngjashme, të vendosura pranë skajit të sipërm të brezit kalues, atëherë nënharmonikët e rendit të dytë janë shumë larg sinusoideve hyrëse dhe ndodhen në rajonin e frekuencës së ulët, ndërsa nënharmonikët e rendit të tretë kanë frekuenca afër frekuencat hyrëse.

Faktori i shtrembërimit të intermodulimit ( Shtrembërimi intermodulatinik ) është raporti i shumës së vlerave rrënjësore-mesatare-katrore të subharmonikëve intermodulues të një rendi të caktuar me shumën e vlerave rrënjë-mesatare-katrore të harmonikave themelore, të shprehur në dB

(3.14).

Çdo metodë e konvertimit analog në dixhital kërkon një kohë të kufizuar për të përfunduar. Nën Koha e konvertimit ADC ( Koha e Konvertimit ) i referohet intervalit kohor nga momenti kur sinjali analog arrin në hyrjen ADC derisa të shfaqet kodi përkatës i daljes. Nëse sinjali hyrës i ADC-së ndryshon me kalimin e kohës, atëherë koha e fundme e konvertimit të ADC-së çon në shfaqjen e të ashtuquajturit. gabim i hapjes(Fig. 3.10).

Sinjali i fillimit të konvertimit mbërrin në këtë moment t 0 , dhe kodi i daljes shfaqet në këtë moment t 1 . Gjatë kësaj kohe, sinjali i hyrjes arriti të ndryshojë me sasinëD U . Lind pasiguria: cili nivel i vlerës së sinjalit të hyrjes është në interval U 0 – U 0 + D U korrespondon me këtë kod dalës. Për të ruajtur saktësinë e konvertimit në nivelin e unitetit të bitit më pak të rëndësishëm, është e nevojshme që gjatë kohës së konvertimit ndryshimi në vlerën e sinjalit në hyrjen e ADC të jetë jo më shumë se vlera e një prej më pakëve. pak domethënëse

(3.15).

Ndryshimi në nivelin e sinjalit gjatë konvertimit mund të llogaritet afërsisht si

(3.16),

ku Uin - Tensioni i hyrjes ADC, Tc - koha e konvertimit. Duke zëvendësuar (3.16) në (3.15) marrim

(3.17).

Nëse hyrja është një sinjal sinusoidal me një frekuencë f

(3.18),

atëherë derivati ​​i tij do të jetë i barabartë

(3.19).

Ajo merr vlerën e saj maksimale kur kosinusi është i barabartë me 1. Duke zëvendësuar (3.9) në (3.7) duke pasur parasysh këtë, marrim

, ose

(3.20)

Koha e kufizuar e konvertimit të ADC çon në kërkesën për të kufizuar shkallën e ndryshimit të sinjalit të hyrjes. Për të reduktuar gabimin e hapjes, etj. për të dobësuar kufizimin në shkallën e ndryshimit të sinjalit të hyrjes ADC në hyrjen e konvertuesit, i ashtuquajturi "pajisja e ruajtjes së mostrave" (SSD) ( Njësia e gjurmës/mbajtjes ). Një diagram i thjeshtuar i UVH është paraqitur në Fig. 3.11.

Kjo pajisje ka dy mënyra funksionimi: modaliteti i marrjes së mostrave dhe modaliteti i mbylljes. Modaliteti i kampionimit korrespondon me gjendjen e mbyllur të çelësit S.W. . Në këtë mënyrë, voltazhi i daljes së UVH përsërit tensionin e tij të hyrjes. Modaliteti i mbylljes aktivizohet nga një komandë nga tasti i hapjes S.W. . Në këtë rast, lidhja midis hyrjes dhe daljes së UVH ndërpritet dhe sinjali i daljes mbahet në një nivel konstant që korrespondon me nivelin e sinjalit të hyrjes në kohën kur merret komanda e fiksimit për shkak të ngarkesës së akumuluar në kondensator. Kështu, nëse një komandë mbajtëse jepet menjëherë përpara fillimit të konvertimit ADC, sinjali dalës i UVH do të mbahet në një nivel konstant gjatë gjithë kohës së konvertimit. Pas përfundimit të konvertimit, UVH kalohet përsëri në modalitetin e marrjes së mostrave. Funksionimi i një UVH të vërtetë është disi i ndryshëm nga rasti ideal që u përshkrua (Fig. 3.12).

(3.21),

ku f - frekuenca e sinjalit të hyrjes, t A – vlera e pasigurisë së hapjes.

Në UVH-të reale, sinjali i daljes nuk mund të mbetet absolutisht i pandryshuar gjatë një kohe të caktuar konvertimi. Kondensatori do të shkarkohet gradualisht nga rryma e vogël hyrëse e tamponit të daljes. Për të ruajtur saktësinë e kërkuar, është e nevojshme që gjatë konvertimit ngarkesa e kondensatorit të mos ndryshojë më shumë se 0.5 U LSB.

Konvertuesit dixhital në analog zakonisht instalohen në daljen e një sistemi mikroprocesorik për të kthyer kodet e tij dalëse në një sinjal analog të furnizuar me një objekt kontrolli të vazhdueshëm. Karakteristika ideale statike e një DAC 3-bitësh është paraqitur në Fig. 3.13.

Pika karakteristike e fillimit përkufizohet si pika që i përgjigjet kodit të parë (zero) të hyrjes U 00…0 . Karakteristikë e pikës fundore përkufizohet si pika që i përgjigjet kodit të fundit hyrës U 11…1 . Përkufizimet e diapazonit të tensionit të daljes, bitit më pak të rëndësishëm të njësisë së kuantizimit, gabimit të kompensimit zero dhe gabimit të koeficientit të konvertimit janë të ngjashme me karakteristikat përkatëse të ADC.

Nga pikëpamja e organizimit strukturor, DAC-të kanë shumë më pak larmi opsionesh për ndërtimin e një konverteri. Struktura kryesore e DAC është e ashtuquajtura. "zinxhir Diagrami R -2 R” (Fig. 3.14).

Është e lehtë të tregohet se rryma hyrëse e qarkut është Unë në = U REF / R , dhe rrymat e hallkave të njëpasnjëshme të zinxhirit janë përkatësisht Unë në /2, unë në /4, unë në /8 etj. Për të kthyer kodin dixhital të hyrjes në një rrymë dalëse, mjafton të mblidhen të gjitha rrymat e krahëve që i korrespondojnë njësive në kodin hyrës në pikën e daljes së konvertuesit (Fig. 3.15).

Nëse një përforcues operacional është i lidhur me pikën e daljes së konvertuesit, atëherë voltazhi i daljes mund të përcaktohet si

(3.22),

ku K - futni kodin dixhital, Gama e tensionit të hyrjes dhe vlera LSB – Thellësia e bitit DAC.

Të gjithë DAC-të ekzistuese ndahen në dy grupe të mëdha: DAC me dalje rryme dhe DAC me dalje tensioni. Dallimi midis tyre qëndron në mungesën ose praninë e një faze përfundimtare në një përforcues operacional në çipin DAC. DAC me dalje të tensionit janë pajisje më të plota dhe kërkojnë më pak komponentë shtesë për të funksionuar. Megjithatë, faza përfundimtare, së bashku me parametrat e qarkut pyjor, përcakton parametrat dinamikë dhe të saktësisë së DAC. Shpesh është e vështirë të zbatohet një përforcues i saktë operacional me shpejtësi të lartë në të njëjtin çip si një DAC. Prandaj, shumica e DAC-ve me shpejtësi të lartë kanë një dalje aktuale.

Jolineariteti diferencial sepse një DAC përcaktohet si devijimi i distancës midis dy niveleve ngjitur të sinjalit analog të daljes nga vlera ideale U LSB . Një vlerë e madhe e jolinearitetit diferencial mund të bëjë që DAC të bëhet jo monotonik. Kjo do të thotë se një rritje në kodin dixhital do të çojë në një ulje të sinjalit të daljes në një pjesë të karakteristikës (Fig. 3.16). Kjo mund të çojë në gjenerim të padëshiruar në sistem.

Jolineariteti integral për një DAC, i përcaktuar si devijimi më i madh i nivelit të sinjalit të daljes analoge nga një vijë e drejtë e tërhequr përmes pikave që korrespondojnë me kodin e parë dhe të fundit pasi ato janë rregulluar.

Koha e rregullimit DAC përcaktohet si koha gjatë së cilës sinjali dalës i DAC do të vendoset në një nivel të caktuar me një gabim prej jo më shumë se 0.5 U LSB pasi kodi i hyrjes ka ndryshuar nga vlera 00...0 në vlerën 11...1. Nëse DAC ka regjistra hyrës, atëherë një pjesë e caktuar e kohës së rregullimit është për shkak të vonesës fikse në kalimin e sinjaleve dixhitale, dhe vetëm pjesa e mbetur është për shkak të inercisë së vetë qarkut DAC. Prandaj, koha e vendosjes zakonisht matet jo nga momenti kur një kod i ri arrin në hyrjen DAC, por nga momenti kur sinjali i daljes fillon të ndryshojë, që korrespondon me kodin e ri, derisa sinjali i daljes të vendoset me saktësi. 0.5U LSB (Fig. 3.17).

Në këtë rast, koha e vendosjes përcakton frekuencën maksimale të kampionimit të DAC

(3.23),

ku t S – koha e themelimit.

Qarqet dixhitale hyrëse të DAC kanë një shpejtësi të kufizuar. Për më tepër, shpejtësia e përhapjes së sinjaleve që korrespondojnë me pjesë të ndryshme të kodit hyrës nuk është e njëjtë për shkak të ndryshimit në parametrat e elementeve dhe veçorive të qarkut. Si rezultat i kësaj, krahët e qarkut të shkallëve DAC nuk kalojnë në mënyrë sinkrone kur vjen një kod i ri, por me njëfarë vonese në raport me njëri-tjetrin. Kjo çon në faktin se në diagramin e tensionit të daljes së DAC, kur kalohet nga një vlerë e qëndrueshme në tjetrën, vërehen ngritje të amplitudave dhe drejtimeve të ndryshme (Fig. 3.18).

Sipas algoritmit të funksionimit, DAC është një ekstrapolator i rendit zero, përgjigja e frekuencës së të cilit mund të përfaqësohet nga shprehja

(3.24),

Ku w s – Frekuenca e kampionimit. Përgjigja amplitudë-frekuencë e DAC është paraqitur në Fig. 3.20.

Siç mund të shihet, në një frekuencë prej 0.5w s sinjali i rindërtuar dobësohet me 3.92 dB në krahasim me komponentët me frekuencë të ulët të sinjalit. Kështu, ka një shtrembërim të lehtë të spektrit të sinjalit të rindërtuar. Në shumicën e rasteve, ky shtrembërim i vogël nuk ndikon ndjeshëm në performancën e sistemit. Sidoqoftë, në rastet kur kërkohet lineariteti i shtuar i karakteristikave spektrale të sistemit (për shembull, në sistemet e përpunimit audio), për të niveluar spektrin që rezulton në daljen DAC, është e nevojshme të instaloni një filtër të veçantë restaurimi me një përgjigje frekuence prej llojin x/sin(x).